| 摘要 |
L'architecture d'appareil décrite permet d'utiliser un appareil à programmation facile (10) comme équivalent d'une puce de circuit intégré et/ou comme un bloc de construction pour un système de taille importante. L'appareil (10) est connecté à un bus de communication (40) qui reçoit les informations relatives aux paramètres, à la topologie et aux microinstructions de l'appareil à partir d'un processeur hôte et/ou d'une mémoire (EPROM). L'appareil comporte de nombreux blocs fonctionnels (20), une mémoire centrale (30) et un bus de paramètres/microinstructions (35). Les blocs fonctionnels contiennent des connexions sérielles (62, 66) et parallèles (68), les convertisseurs N/A (54) et A/N (52), ainsi que des processeurs de signaux programmables (300) qui servent à traiter les données de signaux et qui sont connectés de n'importe quelle façon désirée à travers une matrice de commutation (160) située dans la mémoire centrale. La topologie de la matrice de commutation (16) est reçue via le bus de communication (40). Les paramètres et les microinstructions pour les processeurs de signaux programmables (100) sont envoyés via le bus de communication (40), la mémoire centrale (30) et le bus de paramètres/microinstructions (35). Les données de topologie et/ou de paramètres peuvent être gravées dans la matrice de commutation et dans les blocs fonctionnels comme dans une mémoire programmée permanente ou maintenue dans une mémoire rémanente ou non rémanente programmable associée à la mémoire centrale et aux blocs fonctionnels. Les données de signaux sont généralement reçues et transmises via les connexions sérielles et/ou parallèles (62, 66, 68) et via les convertisseurs N/A et A/N (54, 52) de l'appareil. On peut concevoir chaque appareil comme faisant partie d'un système plus grand à l'échelle d'une tranche comportant plusieurs appareils identiques ou à architectures similaires, en établissant des liaisons entre les appareils. |
