| 主权项 |
1﹒用以平行测试记忆器之记忆胞之一种方法,其中,记忆器分为多组记忆器,包括步骤:(a)写进可自由选择之资料数元之一测试图于一组记忆胞之各记忆胞中;(b)平行读出该组各记忆胞,并平行产生一第一测试结果向量;(c)写进另一测试图于该同一组之各记忆胞中;(d)平行读出该同一组之各记忆胞,并产生一第二测试结果向量;及(e)由第一及第二测试结果向量测定误差数,以测定受误差影响之一组由记忆胞之数目。2﹒如申请专利范围第1项所述之方法,其中,产生第一及第二测试结果向量之步骤各进一步说明为:使用由改误码所订定之一预定测试矩阵对自该组记忆胞中读出之资讯作满2矩阵倍乘。3﹒如申请专利范围第1项所述之方法,且另包括步骤:(f)对该记忆器之所有其他各组记忆胞执行步骤(a)至(e),以获得每组之各别第一及第二测试结果向量;及(g)认出受误差影响之其他组之记忆胞。4﹒如申请专利范围第3项所述之方法,且进一步说明为:由可自由选择之资料数元之一资料向量及读定之冗余数元之一冗余向量构成供写入之一码字,冗余数元出一冗余矩阵所读定之改误码及资料向量间之满2倍乘计算而得;由偶数及奇数个之误差之一误差数元及个别误差位址之数元构成第一及第二测试结果向量;及由第一及第二测试结果向量计算出误差数,且在监定一组内受误差影响之记忆胞上,当第一测试结果向且及第二测试结果向量均为零时,该组内之所有记忆胞均能作用,当二测试结果向且之一为零,及另一测试结果向量指示一误差时,让组中之一记忆胞不能作用,不能作用之记忆胞之位址由二测试结果向量之另一中之个别误差位址之数元指示,当一测试结果向量为零,及另一测试结果向量指示二误差时,该组内正确有二记忆胞不能作用当第一及第二测试结果向量指示一误差时,该组内之二或更多之记忆胞不能作用,在二测记结果向量之所有其他以元组合之情形,该组内二个以上之记忆胞不能作用。5﹒如申请专利范围第4项所述之方法,且进一步说明为:由汉明码制造该码字,俾二测试结果向量之一当其一第一数元等于零时指示有奇数个误差,及三测试结果向量之一当其一第一数元等于零及其他数元不等于零时指示有偶数个误差。6﹒如申请专利范围第5项所述之方法,且进一步说明为:将记忆器分成4x4故元字之各组记忆胞;自4x4数元字之一组中读出并供应读出资讯;及由11数元资料向量及5数元冗余向量构成该码字。7﹒一种用以平行测试记忆器之记忆胞之装置,其中,各记忆胞分为多组记忆胞,包含写入及读出装置,连接至该记忆器,用以平行写入及读出可自由选择之资料数元之一测试图于所选之一组记忆胞中,及然后平行写入及读出另一测试图于该同一组之记忆胞中;及一平行测试装置,连接至该记忆器,该平行测试装置包含:一测试矩阵,含有用以接受读出资讯之多个行,及选择分配于各行之多个列;及多値同位核对电路,由该多个列规定,同位核对电路各分配给各别一列,同位核对电路各包含多値输入端,各指定用以接受来自所选一组之各别一誋忆胞之读出测试图资讯,及该同位核对电路可作用,以及应用各别分配之行所接受之一"1"而决定与输入同位,并反应对应输入端上之一"0"而决定不同位,该多値输入电路故可作用,以产生各别之测试结果向量,供监定误差之用。8﹒如申请专利范围第7项所述之装置,其中同位校对电路各包含多个同位核对模组之树形连接。9﹒如申请专利范围第8项所述之装置,其中该平行测试装置包含16数元(B1一B16)之一资讯宽度,以配合自选定之一组记忆胞中读出之资讯;该平行测试装置包含第一,第二,及第三同位核对电路,第一同位核对电路包含五个同位核对模组,第一同位核对模组包含用以输入读出资讯之首四数元(B1一B4)之四输入端及一输出端,第二同位核对模组包含用以输入读出资讯之次四数元(B5一B8)之四输入端及一输出端,第三同位核对模组包含用以输入读出资讯之16数元之第四组四数元(B9一B12)之四输入端及一输出端,第四同位核对模组包含用以接受读出资讯之16数元之第四组四数元(B13一B16)之四输入端及一输出端,及第五同位核对模组包含连接于第一,第二,第三,及第四同位核对模组之各别输出端上之四输入端,及一个别测试结果向量输出端。10﹒如申请专利范围第9项所述之装置,其中,在第二同位核对电路中:每一同位核对模组之四输入端包含第一,第二,第三,及第四输入端;第一,第二,第三,及第四同位核对模组之第一及第三输入端连接至一固定电压;第一同位核对模组之第二输入端经连接而接受第二数元(B2),及第一同位核对模组之第四输入端经连接而接受第四数元(B4)。第二同位核对模组之第二输入端经连接而接受第六数元(B6),及第二同位核对模组之第四输入端经连接而接受第八数元(B8);第三同位核对模组之第二输入端经连接而接受第10数元(B10),及第三同位核对模组之第四输入端经连接而接受第12数元(B12);第四同位核对模组之第二输入端经连接而接受第14数元(B14),及第四同位核对模组之第四输入端经连接而接受第16数元(B16);及其中,在该第三同位核对电路中各同位核对模组之四输入端包含第一,第二,第三,及第四输入端;第一,第二,第三,及第四同位核对模组之第一及第二输入端连接至一固定电压値;第一,第二,第三,及第四同位核对模组之第三输入端经连接而接受各别之第三,第七,第11,及第15数元(B3,B7,B11,B15);第一,第二,第三,及第四同位核对模组之第四输入端经连接而接受各别之第四,第八,第12,及第16数元(B4,B8,B12,BI6);第一及第二"互斥或"闸各包含一第一输入端,一第二输入端,及一输出端;第一及第二"互斥或"闸之第一输入端连接至第一同位核对电路之第四同位核对模组之输出端;第一及第二"互斥或"闸之第二输入端分别连接至第一同位核对电路之第二及第三同位核对模组之输出端;及该二输出端提供测试结果向量之第四及第五数元。图示简单说明图1象特表示用以计算结果向量之本发明之方法之原理;图2概要表示示范之平行测试装置之整个结构,该装置具有16数元之宽度,用以计算结果向量,因而可使用汉明码作为改误码;图3概要表示用以监定结果向量之一数元之示范之16数元同位核对电路之结构;图4为用以构成同位核对电路之一同位测试模组之一第一电路结构之概要逻辑图;图5为用以构成同位核对电路之一同位测试模组之一第二电路结构之概要逻辑电路图;及图6为具有宽度16数元之一小型化之平行测试装置之概要逻辑图。 |
