| 主权项 |
1﹒一种记忆存取控制系统,其主要包括有记忆体,中央处理单元(CPU)以及输出入埠(1/0)被指定之键盘控制器,而其特征在于包括:可在上述键盘控制器所指定之1/0埠,检测出自上述CPU所输出之所定的指令及资料的检测手段;可响应于上述指令及资料的检出,而产生一使上述CPU无法进行某个特定范围之记忆存取之特定控制信号的手段;以及除了可将上述所产生之特定控制信号输出至上述记忆体外,亦将其传达至上述链盘控制器的手段。2﹒如申请专利范围第1项所述之记忆存取控制系统,上述CPU所输出之指令系一对上述键盘控制要求写入资料的动作,而上述资料即是一要求使进行研定记忆位址以上之存取动作成为蔡能(disenable)状态的资料,叉上述CPU在未等待来自上述键盘控制器之响应前,即将上述要求记忆存取无效的资料输出至键盘控制器。3﹒一种记忆存取控制系统,其主要包括记忆体,中央处理单元(CPU)以及输出入埠被指定之键盘控制器,其特征在于包括:除了将要求写入资料之信号输出至上述键盘控制器外,亦将某一范围的记忆存取成为无效之要求予以输出的手段,而上述键盘控制器则响应于上述要求写入资料以及要求使记忆存取成为无效等之信号,而将使某一范围之记忆存取成为无效的信号输出至上述记忆体;及被连接于上述要求输出手段与上述键盘控制器之间,且将上述要求予以显示之手段;及响应于上述显示手段对上述要求写入资料以及要求记忆存取无效信号之检测,而产生一用以使某一特定范围之记忆存取成为无效之信号的无效信号产生手段;及可选择将来自上述键盘控制器之记忆存取无效信号输出至上述记忆体或是将来自上述无效信号产生手段之托﹒忆存取无效信号输出至记忆体的选择手段。4﹒如申请专利范围第3项所述之记忆存取控制系统,乃根据在上述电脑系统之设定处理中所设定之选择资料,而对来自上述键盘控制器之记忆存取无效信号或来自上述无效信号产生手段之记忆存取无效信号予以选择。5﹒一种记忆存取控制系统,其主要包括有记忆体,中央处理单元(CPU)以及输出入埠(1/0)被指定之键盘控制器,此外亦具备可记忆存取至每个位址限定的第1位址模态以及可使越上述位址限値才记忆存取成为可能的第2位址模态,而其特征在于:可将位址模态切换要求输出至上述键盘控制器的手段;及被连接在上述要求输出手段与键盘控制器之间,而可检测出上述位址模态之切换要求的手段;及可响应于上述位址模态之切换要求检测,而进行上述第1及第2位址模态之切换的手段。6﹒一种记忆存取控制方法,其主要系包括记忆体,中央处理单元(CPU)以及输出入埠(1/0)被指定之键盘控制器,而其特征包括以下各步骤:a)可对上述键盘控制器输出要求写入资料的步骤;b)可不等待来自上述键盘控制器的响应,而将一使某个范围无法进行存取的要求输出至上述键盘控制器的步骤;c)使在上述步骤(a)、(b)中所输出之各要求显示(monitor),而产生一使某个范围之记忆存取成为无效之特定控制信号的步骤;d)除了将上述特定控制信号输出至记忆体外,亦持其传达至上述键盘控制器的步骤。图示简单说明第1图系表说明超越IMB之位址计算结果的图形。第2图系表由习用技术进行IMB以上之记忆存取控制之系统的方块图。第3冈系表本发明之记忆存取控制系之一实施例的方块图。 |
