| 主权项 |
1﹒一种不变性半导体记忆体元件,包含了:一如矩阵般排列之记忆体单元阵列,此阵列具有由多数串接连接的记忆体单元所形成的NAND结构单元,每一记忆体单元能在一半导体基材上推叠一电荷储存层及一控制闸极而形成,而且能由所述电荷储存层及基材间,一个电荷的互相交换而电清除一用来把规划资料给予所述记忆体单元阵列的位元线BL1-BL1024的资料保存装置根据所述资料保存电路LT的资料状态,将一预先决定的高电压供应给所述记忆体单元阵列的位元线的高压供应装置HV;一为了在将所述资料规划到所述记忆单元阵列后、确定资料的已规划状态、而将确认电流供应给所述记忆体单元阵列的所述位元线之电流源装置CS;一规划检查装置PC,即在所述确认电压供应到所述记忆体单元的控制闸极,而且所述记忆体单元将要在所述位元线的确认电流有流过所述已规划之记忆单元,而将在所述资料保存装置LT的资料状态反相的规划检查装置PC;及一为了回应由所述规划检查装置所做的、将所述资料保存装置LT中资料状态反相操作、而产生规划状能侦测讯号的规划状态侦测装置PS。2﹒如申请专利范围第1项之不变性半导体记忆体元件,其中所述电流源装置CS包含了一用来当做参考电流源的p-通道MOS电晶体M1,电晶体的源极连到一第一供应电压Vcc,电晶体的渠极及闸极共同互相连接;一负载n-通道MOS电晶体M2,其渠极和所述p─通道MOS电晶体M1的渠极相连,而它的闸极和一参考电压Vref相连;一用作开关的n-通道MOS电晶体M3,其渠极和所述n─通道MOS电晶体M2相连,而其闸极和一时钟讯号2相连,此时钟讯号2在所述确认操作期间会跑到高状态,而电晶体的源极和一第二供应电压Vss相连;一用来当做输出电流源的p-通道MOS电晶体M4,其源极和所述第一供应电压相连,其闸极和所述p-通道MOS电晶体M1的所述闸极相连;及一用来当做输出开关的n-通道MOS电晶体M5,其渠极和所述p-通道MOS电晶体M4的所述渠极相连,可用来当作输出电流源,其源极和所述位元线相连,其闸极和所述时钟讯号2相连。3﹒如申请专利范围第1项之不变性半导体记忆体元件,其中所述规划状态侦测装置PS包含了;一如矩阵般排列的记忆体单元阵列,此阵列具有由多数串接连接的记忆体单元所形成的NAND结构单元,每一记忆体单元由在一半导体基材上堆叠一电荷储存层及一控制闸极而形成,而且能由所述的电荷储存层及基材间,一个电荷的互相交换而电清除;一用来把有一分页长度的规划资料行给予所述记忆体单元阵列的位元线BL1-BL1024的一分页缓冲器PB;一根据所述分页缓冲器PB的资料状态、而将一预先决定的高电压供应给所述位元线的高电压供应装置HV;一电流源装置CS,即在将资料规划到所述记忆体单元阵列的已选定单元列后,将确认电压供应给所述位元线,以确定规划状态的电流源装置CS;一规划检查装置PC,即在所述确认电压施加到所述已选定单元利时,为了回应是否供应到每一位元线的确认电流会流过每一被选定的单元,将相对应于所述分页缓冲器的资料反相的规划检查装置PC;及一规划状态侦测装置PS,即为了回应由所述规划检查装置PC所改变的、所述分页缓冲器的资料串列的状态,而产生的一规划状态侦测讯号的规划状态侦测装置PS。4﹒一种将不变性半导体记忆体元件作最佳化规划的方法,此种记忆体元件可执行一区块分页模式,在此模式中,许多的NAND结构单元串列依据区块而清除,而且保存在一分页缓冲器PB中的输入资料,也同时在一被选定单元列中的单元内规划。上述的方法包含下列步骤:一规划确认步骤,此步骤将一确认控制电压及一确认电流供应给所述已选定单元列的每一单元,检查在每一单元中资料的规划状态,并且只将部分的所述分页缓冲器的资料反相,这些缓冲器是相对应于所述检查操作,在所述已规划单元中为具有正常规划资料的一单元;一重新规划步骤,此步骤将所述分页缓冲器内的所述资料重新规划入所述已选定单元列的每一单元内,分页缓冲器内的资料已由所述规划确认步骤所更正;及一自动重覆确认及重新规划步骤,直到藉由正常的规划资料到单元中,使得相对应的所述分页缓冲器资料反相完全完成为止,这些单元是被选定单元线的每一单元中,有执行资料规划的部分;一藉由只须一次外部资料输入的操作,而且不会过度的规划,即可将一页长度的资料规划最佳化。图示简单说明:第1图系一平面图,表示第一代的传统闪光EEPROM的NAND结构单元串列,及它的等效电路图;第2图表示第一代的NAND结构单元串列,在读出、清除、及规划操作的供应电压波形图;第3A图及第3B 图系说明第二代的一闪光EEPROM,清除及规划操作之概略图;第4A图及4B 图则显示一已规划单元的临限电压分布特性,此二图分别代表在有或没有确认情况下,对应第二代闪光EEPR0M 规划电压变化的图;第5图系一流程图,说明第二代闪光EEPR0M的规划确认演算法;第6图则说明了根据第5图的规划确认演算法,所做的规划状态图;第7图系根据本发明,在第二代闪光EEPR0M的一单元阵列及一侦测电路的电路图;及第8图系一表格,说明在规划资料及确认已规划状态时第7图每一部分的波形状态。 |
