COMPLEMENTARY LOGIC INPUT PARALLEL (CLIP) LOGIC CIRCUIT FAMILY.

摘要

Une famille logique parallèle à entrée logique complémentaire à haute vitesse et faible capacitance (CLIP) comprend un étage de commande d'un transistor à effet de champ FET (11), un inverseur FET complémentaire (14), et au moins un FET de déclenchement (13a-13b). Les dimensions du FET (13) de déclenchement sont déterminées par rapport aux dimensions des transistors à effet de champ FETs (11a-11f) de l'étage de commande pour obtenir un circuit logique à haute vitesse. Des circuits logiques ET et OU CLIP peuvent être obtenus. Un circuit logique CLIP synchronisé peut être obtenu en ajoutant un transistor FET de synchronisation. Un circuit logique CLIP synchronisé de verrouillage peut également être obtenu en ajoutant un transistor FET de verrouillage. Dans le circuit logique CLIP synchronisé de verrouillage, la sortie de la porte est verrouillée de sorte qu'il ne change pas pendant la période de synchronisation indépendamment des modifications des entrées logiques du circuit. La vitesse des circuits logiques CLIP peut encore être accrue en incorporant du germanium dans le canal de ses transistors FETs à canal P de manière à augmenter la mobilité porteuse dans les transistors FETs à canal P. Les transistors FETs à canalN n'ont pas de germanium. La capacitance interne des circuits logiques CLIP est diminuée en utilisant des régions communes de diffusion dans le circuit intégré pour des pairs de transistors FETs de l'étage de commande. Des régions de diffusion de source commune et/ou de drain commun peuvent être utilisées.