高性能倒数精度扩张器硬体

摘要

本发明「高性能倒数精度扩张器硬体」，系指一种高性能代数运算之专用硬体，且藉其特有之闸门控制，进而把经倒数表查得之初值，以极快的速度完成 Taylor展开，更把原先只有到小数点以下九位数之初值，在约 300ns 之时间内，迅速扩张到小数点以下34位；显然较 Weitek3332高速代数运算器需时 1000ns 之 Newton Rapson 展开，快了三倍以上之速度，且倒数精度亦较 Weitek3332之小数点以下23位，高出一大截；故，藉由本创作所提供之高速运算以及精度扩张之特有功效，可广泛地应用于三维空间 (3D)之视景运算，且在 Real Time 3DGraphics 中，产生突破性之效能，大幅提高三维图像之产生效率，以及图像显示品质。

主权项

1﹒一种高性能倒数精度扩张器硬体,系由专用硬 体应用于高速电脑之三维图 像处理之运算,利用极少数逻辑控制,以达于5个约 时60nscycl e,亦即300ns时间内,将精度扩张至小数点以下34位, 其方法为 第一步:由RA送下来的K値,小数点以下有32位,小数 点前有Sig nbit和Overfloatprotectionbit共2位;第 二步:小数点以下前九位是ko値,经过锁存器L,形成 查表地址,从而 自TableRAM中取得(1/Ko)値进入SUMBUS,回送到R A、RB、RC等Registerfile的任意空位R17和MB, 又dk値,即小数点下第九位以下的尾数,则再回锁到 MA;第三步:T ableRAM输出线截断,MA、MB的锁存値下流进入乘器,从 SU MBUS算出(dk/ko),且(dk/ko)一方面回送到MA,另 一方面回送到B点,利用减器和RC送下的"1"値,取得[( dk/ko )─1]而锁存到MB;第四步:MA和MB中的値下送相乘取 得(dk /ko)[(dk/ko)─1],而且同时把前一步RC上用过的1, 从旁支MUX进入ACC再送入WallaceTreeadder,取 得了1+(dk/ko)[(dk/ko)─1],这结果再送入MB; 第五步:最后结果是把第二步存在RA第17位(即R17)的 1/Ko 取出与MB中第四步的结果相乘,且乘积(1/Ko){1+(dk/k ╮@ 驉^[(dk/ko)─1]}可回写到R17位置去;藉此超高速距阵 的 硬体二级流水处理,可在60ns中完成A2N(BC)+D(A CC)、且精度达到小数点以下34位之精度者。 2﹒如专利申请范围第1项中所述之高性能倒数精 度扩张器硬体,其硬体结构 之逻辑设计,包括ASIC专用矽晶片,半导体适用于ECL 、CMOS 与TLL。图示简单说明 第一图系本发明之基本代数运算器结 构示意图。 第二图系本发明之时脉示意图。 第三图系本发明之从Table RAM读取 l/Ko倒数初値,经SUM BUS 回送到RA 、RB、RC的任意空位Rl7和MB,dk回锁至 MA之结构示意图。 第四图系本发明之算出dk/ko,然 后回送到MA以及B点,以取得(dk/ko )-1之结构示意图。 第五图系本发明之计算1十(dk/ ko)【(dk/ko)-1】回送到MB之结 构示意图。 第六图系本发明之运作流程以及结构 示意图。