| 主权项 |
1﹒一种多元化扫描格式显示器分析仪,其主要系用以来测试监视器,其包含有:一主振荡器,其有输入及输出两个端子,其中输入端输入高电位与低电位两种信号,输出端则输出主时序信号波(MASTERCLOCK);一记忆体位置计数器(ADDRESSCOUNTER),其本身受主振荡器输出之主时序信号波(MASTERCLOCK)致能(ENABLE),主要是用来读取记忆体位置资料;记忆体元件,主要系由软体烧录于I﹒C﹒之中,内部含有水平扫描和垂直扫描的格式(FORMAT及视讯端子之输入(VIDEO)资料,同时其本身也供给主振荡器一个高电位或低电位之信号;一彩色条产生器,系用来产生彩色条的线路;一讯图样组合器,其可由记忆体元件中取得的资料及由彩色条产生器产生的信号,组合成红、录、蓝三种彩色视讯图样,这些彩色视讯图样包括有交叉线、交叉点、彩色条、单色画面及窗户图等一视讯图样选择器,其主要系用来选择上述之视讯图样信号;一扫描格式选择器,扫描格式包括CGA、VGA至高解析度的许多格式,皆由扫描格式送择器选择;一综合同步信号产生器,主要系用来将由记忆体元件取得的水平和垂直同步信号,组合成一综合同步信号;一输出介面装置,所有欲输出之信号皆经由此装置转换成与外界输出装置相容的信号;及一组输出信号之连接埠,输出信号经由此组连接埠输出至欲测试之监视器。2﹒如申请专利范围第1项所述之多元化扫描格式显示器分析仪,其中该主振荡器输入信号,系在欲测试的水平扫描频率不小于VGA格式之水平扫描频率时,为低电位,而在欲测试的水平扫描频率小于VGA格式之水平扫描频率时,为高电位者。3﹒如申请专利范围第1或2项所述之多元化扫描格式显示器分析仪,其中该主振荡器输入端子之输入信号为高电位时,输出端之主时序信号波(MASTERCLOCK)被作除2之动作,而当输入信号为为低电位时,输出端之主时序信号波(MASTERCLOCK)被作除1之动作。4﹒如申请专利范围第1项所述之多元化扫描格式显示器分析仪,其中除了上述电路外,且同时亦提供以正电源产生负综合同步信号的电路,主要系由两个电晶体所组成,其中一电晶体之射极系接+5V之电压,其有两输入端,一输入端系为输入综合同步信号,而另一输入端则输入由记忆体元件供给的方波,经由负综合同步信号产生电路的作用之后,会产生一负综合同步信号,此负综合同步信号再加于绿色频信号上,成为所谓的「SYNC ONCREEN」信号。5﹒如申请专利范围第1项所述之多元化扫描格式显示器分析仪,其中除上述电路升,同时亦提供一个高频宽的输出电路,系由一电晶体及二反闸(INVERTER)所组成,其中电晶体系作为一射极随耦器(EMlTTERFOLLOWER),一反闸(lNVERTER)则作为开集极(OPENCOLLETER),输入端主要系输入绿色视频(VlDEO)信号,经由另一反闸产生高速低电位视频信号,再经由当作一个缓冲器(BUFFER)的电晶体,由射极输出;同理,其它二种红与蓝之视频信号亦装设有与此相同之电路。6﹒如申请专利范围第1项所述之多元化扫描格式显示器分析仪,其中该记忆体元件内部资料之储存方式,系以放高经济效率地方式,将资料置放于记忆体内,以达节省记忆体容量之目的者。7﹒如申请专利范围第1项所述之多元化扫描格式显示器分析仪,其中该记忆体元件,为可更换式的装置,亦即当有另外更新的扫描格式(FORMAT)出现时,可将其资料重新烧录于另一记忆体元件中,再替换原有之记忆体元件者。8﹒如申请专利范围第1项所述之多元化扫描格式显示器分析仪,其中该组输出信号之连接埠系包含:一9针式数位信号之连接埠,当欲输出之信号为数位信号,且欲输往之连接埠为9针式时,即经由此连接埠输出;一15针式类比信号之连接埠,当欲输出之信号为类比信号,且欲输往之连接埠为15针式时,即经由此连接埠输出;及一9针式类比信号之连接埠,当欲输出之信号为类比信号,且欲输往之连接埠为9针式时,即经由此连接埠输出。9﹒如申请专利范围第8项所述之多元化扫描格式显示器分析仪,其中该三个连接埠:9针式数位信号之连接埠、15针式类比信号之连接埠及9针式类比信号之连接埠系可达到与多数不同之连接埠相容之目的者。10﹒如申请专利范围第1或8项所述之多元化扫描格式显示器分析仪,除了提供三个连接埠:9针式数位信号之连接埠、15针式类比信号之连接埠及9针式类比信号之连接埤外,同时亦提供一个可与15针式连接埠插接的25针转接器,使得插入后,可变成25针式的连接埠,以相容于更多的连接埠者。图示简单说明:第一图:本创作之电路方块图。第二图:主振荡器之电路图。第三图:综合同步信号产生器、负综合同步信号产生器及高频宽输出电路之电路图第四图:负综合同步信号产生器另一实施例。 |
