| 主权项 |
1.一种复晶矽沟槽结构之唯读记忆体元件,其包括:-矽基底,该矽基底上形成有复数个行平排列并以第一方向延伸,且垂直深入基底之源/汲极;-复数个复晶矽闸极,以第二方向排列,与源/汲极以闸氧化层隔离而形成电晶体结构,闸极下之两个不同源/汲极间即为通道,其中该第二方向与第一方向垂直相交。2.如申请专利范围第1项所述之装置,其源/汲极可为复晶矽或其它电导体材料。3.如申请专利范围第1项所述之装置,其源/汲极外有绝缘层与基材隔绝,亦可在掺杂同基底型之杂质区以阻断源/汲间和与基底之漏电流。4.如申请专利范围第1项所述之装置,其沟槽深度可作调整。5.如申请专利范围第1项所述之装置,复晶矽闸可为P型亦可为N型。6.如申请专利范围第1项所述之装置,该矽基底为矽基质或植入或杂质扩散或长晶而形成。7.如申请专利范围第1项所述之装置,其闸极间可掺杂同基底型之杂质以阻止闸极间之漏电流。8.一种复晶矽结构之唯读记忆体的制造方法,包括下列步骤:(a)提供一第一型矽晶片基材,在该矽晶片基材上成长一垫绝缘层;(b)上光阻并成像以定义出沟槽的区域;(c)以乾式蚀刻方法形成所需之沟槽,接着去除光阻,(d)以第一型杂质植入增加抗击穿能力;(e)形成第二绝缘层;(f)沈积复晶矽以形成复晶矽源/汲极下层;(g)去除表面的该复晶矽至晶面下;(h)以湿蚀蚀刻去除第二绝缘层,留部份第一绝缘层;(i)沈积一第二型高浓度复晶矽以形成复晶矽源/汲极上层,并退火减少应力和扩散杂质至下层;(j)回蚀刻复晶矽至晶面;(k)成长闸极氧化层和沈积高杂质浓度之闸极晶矽层;以及(l)定义出所需的复晶矽闸极结构。9.如申请专利范围第8项所述之制造方法,其中步骤(d)植入方法为多步骤植入,多角度旋转法植入井壁和井底。10.如申请专利范围第8项所述之制造方法,其中步骤(e)之第二绝缘层可为二氧化矽或氮化矽。11.如申请专利范围第8项所述之制造方法,其中步骤(d)或(e)之顺序可更换。12.如申请专利范围第8项所述之制造方法,其中步骤(f),该复晶矽是填满该些沟槽。13.如申请专利范围第8项所述之制造方法,其中步骤(g)以第二绝缘层为蚀刻终点参考,蚀刻复晶矽直至晶面下指定深度为止,控制源/汲极与通道接触面。14.如申请专利范围第8项所述之制造方法,其中上述第一型为P型,而上述第二型为N型。15.如申请专利范围第8项所述之制造方法,其中上述第一型为N型,而上述第二型为P型。16.如申请专利范围第8项所述之制造方法,于通道値入第一型杂质可控制记忆体之开关电压,而形成开或关(on/off)记忆码之两型记忆体。17.如申请专利范围第16项所述之方法,其植入杂质可为第二型。18.如申请专利范围第8项所述之制造方法,闸极定义后,可以自行对准方式(salf--align)植入第一型杂质于闸极复晶矽间之基底,提高电流阻断能力。19.如申请专利范围第8项所述之制造方法步骤(h),决定源/汲与基底通道接触面之第二绝缘层蚀刻,为以源/汲极复晶矽为幕罩。20.如申请专利范围第8项所述之制造方法,其可独立一制造程序或合并习知之其它周边结构之制造程序。21.如申请专利范围第8项所述之制造方法,其中接着完成复晶矽闸极后之制程尚包括再沈积绝缘体;接触窗定义;金属层定义以及护层之习知制程。22.如申请专利范围第16项所述之制造方法,记忆码之植入可于闸极氧化层后或闸复晶矽后或于后段金属线层后实施。第1A图系显示习知唯读记忆体的电路示意图;第1B图系显示习知唯读记忆体电晶体结构的立体示意图;第1C图显示习知唯读记忆体电晶体结构的上视示意图;第2A至2J图系显示根据本发明复晶矽沟槽结构的唯读记忆体一实施例之制程步骤的剖面图;第3A图系显示根据本发明复晶矽沟槽结构的唯读记忆体之立体示意图;以及第3B图系显示根据本发明复晶矽沟槽结构的唯读记忆体之上视示意图。 |
