| 主权项 |
1. 一种多层晶片的封装方法,包括下列步骤:(a) 提供一封装模板,其具有至少二个垂直配置且互相连通的晶片室及复数个平行排列且向外延伸的插脚,其中各晶片室均包括一基座环绕在其底部以界定放置晶片的区域,复数个导电带位于该基座上且连接至对应的插脚,以及一向内凸伸的承接部环绕在顶部;(b) 在所露出最下层之晶片室的底部黏着一晶片,使位于该基座的中间;(c) 形成导线以连接该晶片的导电区至对应的导电带;(d) 覆盖一分隔层在该承接部上,用以隔离该黏着有晶片的晶片室并当作其上一层晶片室的底部;(e) 反覆进行步骤(b)至步骤(d),直至所有晶片室均完成封装晶片为止。2. 如申请专利范围第1项所述的方法,其中步骤(a)该封装模板的材质是一陶瓷材料。3. 如申请专利范围第1项所述的方法,其中步骤(a)该封装模板的材质是一塑胶材料。4. 如申请专利范围第1项所述的方法,其中步骤(b)该晶片系以银胶黏着于该晶片室的底部。5. 如申请专利范围第1项所述的方法,其中步骤(b)该晶片系以铝矽熔合方式黏着于该晶片室的底部。6.如申请专利范围第1项所述的方法,其中步骤(c)该导线系金线。7. 如申请专利范围第1项所述的方法,其中步骤(c)该导线系铝线。8. 如申请专利范围第1项所述的方法,其中步骤(d)该分隔层系一金属盖。9. 一种多层晶片封装之积体电路构造,其包括:一封装横板,其具有至少二个垂直配置且互相连通的晶片室及复数个平行排列且向外延伸的插脚,每一晶片室包括有:一基座环绕在该晶片室底部以界定放置晶片的区域;复数个导电带位于该基座上且连接至对应的插脚;以及一向内凸伸的承接部环绕在该晶片室顶部;至少二个晶片,分别黏着于每一晶片室的底部且位于该基座的中间;导线,用以连接该些晶片的导电区与对应的带电带;以及至少二个分隔层,分别覆盖在每一晶片室的承接部上,用以隔离各晶片室。10. 如申请专利范围第9项所述的构造,其中该封装模板的材质是一陶瓷材料。11. 如申请专利范围第9项所述的构造,其中该封装模板的材质是一塑胶材料。12. 如申请专利范围第9项所述的构造,其中该导线系金线。13. 如申请专利范围第9项所述的构造,其中该导线系铝线。14. 如申请专利范围第9项所述的构造,其中该分隔层系一金属盖。图示简单说明:第1图系根据本发明一较佳实施例之多层晶片封装积体电路构造的剖面示意图;以及第2A至2D图系底视图,绘示根据本发明方法一较佳实施例 |
