| 主权项 |
1. 一种单一电晶体记忆单元结构,组成包括:基体(112);n@su-埋设通道/接合区(116),沉积于前述的基体之内;n@su+型汲极区(118),沉积于前述的基体之内和前述的用于定义为汲极侧的n@su-埋设通道/接合区之第一侧之上;源极结构(120),沉积于前述的基体之内和前述的用于定义为源极侧的n@su-埋设通道/接合区之第二侧之上;前述的源极结构包括有第一p型源极区(122)和沉积于前述的第一p型源极区之第二n@su+型源极区(124);穿透氧化层(126),沉积于前述的基体之上;和堆叠闸结构(134),沉积于前述的穿透氧化层之上。2. 如申请专利范围第1项之单一电晶体记忆单元结构,其中前述的堆叠闸结构(134)重叠设置于前述的n@su+型汲极区(118)、前述的第一p型源极区(122)之部份(119),和前述的第二n@su+型源极区(124)之部份(125)。3. 如申请专利范围第2项之单一电晶体记忆单元结构,其中前述的n@su-埋设通道/接合区(116)的厚度范围介于1000至2000埃之间o4. 如申请专利范围第3项之单一电晶体记忆单元结构,其中前述的n@su-埋设通道/接合区(116)藉由植入密度范围介于110@su1@su3至310@su1@su4 ions/㎝@su2之间的磷离子而形成。5. 如申请专利范围第1项之单一电晶体记忆单元结构,其中前述的p型源极区(122)藉由植入密度范围介于510@su1@su3至810@su1@su4 ions/㎝@su2之间的硼离子而形成。6. 如申请专利范围第1项之单一电晶体记忆单元结构,其中前述的穿透氧化层(126)具有小于大约100埃的厚度。7. 如申请专利范围第1项之单一电晶体记忆单元结构,中前述的堆叠闸结构(134)包括有浮动闸(128)、沉积于前述的浮动闸之上的闸间介质(130)、和沉积于前述的闸间电介质之上的控制闸(132)。8. 如申请专利范围第1项之单一电晶体记忆单元结构,其中前述的p型源极区(122)藉由于源极侧植入一大倾斜角而生成。9. 如申请专利范围第1项之单一电晶体记忆单元结构,其中前述的记忆单元之前述的通道长度是由前述的源极侧之前述p型源极区(122)设定,且不受前述的堆叠闸结构之临界大小影响,因此其可被缩小尺寸且可适用于高密度和低供应电压之应用。10. 一种用于在矽半导体基体上形成可自行对齐的单一电晶体记忆单元结构之方法,前述的方法包括:植入n@su-埋设通道/接合区(116)于前述的基体之内;生成穿透氧化层结构(126)于前述的基体之晶面上;生成堆叠闸结构(134)于前述的穿透氧化层之上;光罩清除定义汲极侧之前述的n@su-埋设通道/接合区的第一侧;植入p型源极区(122)于用于定义为源极侧的前述的n@su-埋设通道/接合区之第二侧之上;和植入n@su+汲极和n@su+源极区(118,124)于前述的基体内之前述的个别汲极侧和源极侧之上。11. 如申请专利范围第10项之形成单一电晶体记忆单元结构的方法,其中前述的堆叠闸结构(134)重叠设置于前述的n@su+型汲极区(118)、前述的第一p型源极区(122)之部份(119),和前述的第二n@su+型源极区(124)之部份(125)。12. 如申请专利范围第11项之形成单一电晶体记忆单元结构的方法,其中前述的前述的n@su-埋设通道/接合区(116)的厚度范围介于1000至2000埃之间。13. 如申请专利范围第12项之形成单一电晶体记忆单元结构的方法,其中前述的n@su-埋设通道/接合区(116)藉由植入密度范围介于110@su1@su3至310@su1@su4 ions/㎝@su2之间的磷离子而形成。14. 如申请专利范围第10项之形成单一电晶体记忆单元结构的方法,其中前述的p型源极区(122)藉由植入密度范围介于510@su1@su3至810@su1@su4 ions/㎝@su2之间的硼离子而形成。15. 如申请专利范围第10项之形成单一电晶体记忆单元结构的方法,其中前述的穿透氧化层(126)具有小于大约100埃的厚度。16. 如申请专利范围第10项之形成单一电晶体记忆单元结构的方法,其中前述的堆叠闸结构(134)包括有浮动闸(128)、沉积于前述的浮动闸之上的闸间介质(130)、和沉积于前述的闸间电介质之上的控制闸(132)。17. 如申请专利范围第10项之形成单一电晶体记忆单元结构的方法,其中前述的p型源极区(122)藉由植入一大倾角于源极侧而生成。18. 如申请专利范围第10项之形成单一电晶体记忆单元结构的方法,其中前述的记忆单元之前述的通道长度是由前述的源极侧之前述的p型源极区(122)设定,且不受前述的堆叠闸结构之临界大小影响,因此其可被缩小尺寸且可适用于高密度和低供应电压之应用。图示简单说明:第1图系显示使传统之非对称快闪EEPROM单元之截面图,其上并标有〝先前技艺〞;和第2图系显示单一电晶体EEPROM单元之截面图,其乃依据 |
