| 主权项 |
1. 一种内建记忆体之同线多重存取方法,该方法包括将记忆细胞安排成平面XY方向选址同时选择,以单一列解码器选择所需之字元线;各埠存取之记忆细胞共用一字元线讯号;位元线经由双向导通切换电路与各埠之资料输出入电路连接;行解码器产生双向导通切换电路之选择讯号;各埠的行解码器互斥地选择同一列上不同的记忆细胞做读写动作;藉由上述方法可达成同时间内在同一字元线的多重存取能力。2. 如申请专利范围第1项所述之内建记忆体之同线多重存取方法,其中字元线系由单一列解码器产生,供给全部之读写埠。3. 如申请专利范围第1项所述之内建记忆体之同线多重存取方法,其中各埠之资料输出入电路与行解码器,为各埠分别所有。图示简单说明:图一为传统记忆体之运任方式;图二为本发明之运作方式;图三为本发明一读埠对一写埠的电路实施图;图四为本发明行选择比4:1,2个读埠,2个写埠的电路实施图;图五为未使用末发明之单埠记忆体存取时间与本发明之存取时间之比较;图六为本发明应用于数位延迟线(digital delay line)的 |
