发明名称 用于使邻接之半导体金属化层作成图型之多步骤反应离子蚀刻法
摘要 一种在半导体基体上形成邻接于图型化障壁金属化层之图型化导体金属化层的方法。提供一半导体基体,在其表面上形成一图型化的第一遮罩层其下为一敷盖的第二遮罩层。图型化的第一遮罩层是由一光阻材料形成,而敷盖的第二遮罩层则由二氧化矽材料、氮化矽材料或氮氧化矽材料形成。在敷盖的第二遮罩层下有一敷盖的多层金属化叠层,其含有一敷盖的导体金属化层邻接于一敷盖的障壁金属化层。敷盖的第二遮罩层及敷盖的导体金属化层与敷盖的障壁金属化层其上平舖之敷盖金属化层均连续经由一反应性离子蚀刻(RIE)程序使用图型化的第一遮罩层作为蚀刻遮罩而图型化。然后移除图型化的第一遮罩层。所留下的下面平铺的金属化层接着经由一反应性离子蚀刻(RIE)程序使用图型化的第一遮罩层及图型化的上层金属化层作为蚀刻遮罩而图型化。
申请公布号 TW278217 申请公布日期 1996.06.11
申请号 TW084113918 申请日期 1995.12.27
申请人 台湾积体电路制造股份有限公司 发明人 姜安民;叶维焜
分类号 H01L21/311 主分类号 H01L21/311
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1. 一种在半导体基体上邻接图型化障壁金属化层形成图型化导体金属化层之方法,包含:提供一半导体基体,在其表面上形成一邻接敷盖障壁金属化层之敷盖导体金属化层,前两金属化层中之上层为一上层金属化层,前两层中之下层则为一下层金属化层;在上层金属化层的表面形成一敷盖第一遮罩层;在敷盖第一遮罩层的表面形成一图型化第二遮罩层;顺序蚀刻经图型化第二遮罩层曝露的敷盖第一遮罩层及上层金属化层而产生一图型化第一遮罩层及一图型化上层金属化层;然后移除图型化第二遮罩层;以及蚀刻经图型化第一遮罩层及图型化上层金属化层之图型曝露的下层金属化层而形成一图型化下层金属化层。2. 根据申请专利范围第1项之方法,其中图型化第二遮罩层在敷盖第一遮罩层上形成约15000至20000埃(angstrom)的厚度。3. 根据申请专利范围第2项之方法,其中图型化第二遮罩层是由一种有机光阻剂形成。4. 根据申请专利范围第1项之方法,其中敷盖第一遮罩层在上层金属化层上形成约1000至3000埃(angstrom)的厚度。5. 根据申请专利范围第4项之方法,其中敷盖第一遮罩层是由选自包含氧化矽、氮化矽及氮氧化矽等群组中的材料形成。6. 根据申请专利范围第1项之方法,其中敷盖导体金属化层在半导体基体上形成约5000至8000埃(angstrom)的厚度。7. 根据申请专利范围第6项之方法,其中敷盖导体金属化层是由至少含铝百分之九十的铝合金形成。8. 根据申请专利范围第6项之方法,其中敷盖导体金属化层是由铜形成。9. 根据申请专利范围第1项之方法,其中敷盖障壁金属化层在半导体基体上形成约1000至3000埃(angstrom)的厚度。10. 根据申请专利范围第9项之方法,其中敷盖障壁金属化层是由选自包含钛钨合金、矽化金属及氮化金属障壁材料群组中的障壁材料形成。11. 根据申请专利范围第9项之方法,其中敷盖障壁金属化层是由钛浓度在约百分之五至百分之十五范围内的钛钨合金形成。12. 一种在半导体基体上邻接图型化障壁金属化层形成图型化导体金属化层之方法,包含:提供一半导体基体,在其表面上形成一邻接敷盖障壁金属化层之敷盖导体金属化层,前两金属化层中之上层为一上层金属化层,前两层中之下层则为一下层金属化层;在上层金属化层的表面形成一敷盖第一遮罩层;在敷盖第一遮罩层的表面形成一图型化第二遮罩层;顺序原地蚀刻经图型化第二遮罩层曝露的敷盖第一遮罩层及上层金属化层而产生一图型化第一遮罩层及一图型化上层金属化层;然后原地移除图型化第二遮罩层;以及原地蚀刻经图型化第一遮罩层及图型化上层金属化层之图型曝露的下层金属化层而形成一图型化下层金属化层。13. 根据申请专利范围第12项之方法,其中图型化第二遮罩层是由一种有机光阻剂形成在敷盖第一遮罩层上,厚度约15000至20000埃。14. 根据申请专利范围第13项之方法,其中图型化第二遮罩层经由一种反应性离子蚀刻(RIE)电浆程序采用臭氧而原地移除。15. 根据申请专利范围第12项之方法,其中敷盖第一遮罩层在上层金属化层上形成厚度约1000至3000埃,且敷盖第一遮罩层是由选自含有氧化矽、氮化矽及氮氧化矽的群组材料形成。16. 根据申请专利范围第15项之方法,其中敷盖第一遮罩层经由曝露于一种反应性离子蚀刻(RIE)电浆含氟化物者而原地蚀刻形成图型化第一遮罩层。17. 根据申请专利范围第12项之方法,其中敷盖导体金属化层在半导体基体上形成厚度约5000至8000埃,且敷盖导体金属化层是由一种至少含铝百分之九十的铝合金形成。18. 根据申请专利范围第17项之方法,其中敷盖导体金属化层经曝露于一种含氯物的反应性离子蚀刻(RIE)电浆而原地蚀刻形成图型化导体金属化层。19. 根据申请专利范围第12项之方法,其中敷盖障壁金属化层在半导体基体上形成厚度约1000至3000埃,且敷盖障壁金属化层由含有钛浓度在约百分之五至百分之十五范围内的钛钨合金形成。20. 根据申请专利范围第19项之方法,其中敷盖障壁金属化层经曝露于一种含氟物之反应性离子蚀刻电浆而蚀刻形成图型化障壁金属化层。图示简单说明:图1a至图1e示出一半导体基体,其上形成一敷盖多层金属
地址 新竹科学工业园区园区三路一二一号