| 主权项 |
1. 一种多値唯读记忆体元件,包括:多个记忆胞(C(0,0),C(0,1),...),各记忆胞用以储存N(N=2,3,...)个位元资讯;一选择装置(1'),用以根据一个位址资讯选择至少该记忆胞之一个;以及一读取装置,用以根据该位址资讯读取该至少该记忆胞之一个之N位元资讯之一个位元。2.一种四値唯读记忆体元件,含有至少一个记忆胞电晶体,由一位址存取,包括:一第一输出装置,用以施加一第一电压(V2)至该记忆胞电晶体之闸极并输出一第一输出信号指示该记忆胞电晶体是否接通或是断开;以及一第二输出装置,用以单独地施加该第一电压,及第二和第三电压(V1,V3)至该记忆胞电晶体之闸极并输出一第二输出信号,此系根据当该第一电压施加至该记忆胞之闸极时该记忆胞电晶体是否接通或是断开而定,又当该第二电压施加至该记忆胞之闸极时,该记忆胞电晶体是否接通或是断开而定,及当该第三电压施加至该记忆胞之闸极时,该记忆胞电晶体是否接通或是断开而定,该第一输出装置在当该位址指示一第一値时作业,该第二输出装置在当该位址指示一第二値时作业。3.如申请专利范围第2项之元件,其中该第一电压系在该第二电压与该第三电压之间。4.如申请专利范围第2项之元件,其中该第一输出装置包括第一储存装置(608),用以当该第一电压施加至该记忆胞电晶体之闸极时,储存指示该记忆胞电晶体是否接通或是断开之资讯,该第一储存装置之一输出系作为该第一输出信号输出,该第二输出装置包括:第二储存装置(603),用以当该第一电压施加至该记忆胞电晶体之闸极时,储存指示该记忆胞电晶体是否接通或是断开之资讯;第三储存装置(602),用以当该第二电压施加至该记忆胞电晶体之闸极时,储存指示该记忆胞电晶体是否接通或是断开之资讯;第四储存装置(604),用以当该第三电压施加至该记忆胞电晶体之闸极时,储存指示该记忆胞电晶体是否接通或是断开之资讯;以及一逻辑电路(605),连接至该第二,第三及第四储存装置,用以实施一逻辑运算于储存在该第二,第三及第四储存装置之资讯上,该逻辑电路之一输出系作为该第二输出信号之输出。5. 一种四値唯读记忆体元件,包括:多个字元线(WL0, WL1,...);多个数位线(DL0, DL1,...);多个记忆胞电晶体(C(0,0), C(0,1),...),提供在该字元线与该数位线间之交叉处,各该记忆胞电晶体具有第一,第二,第三及第四临限电压(VT0, VT1, VT2, VT3)之一,该第一临限电压系较低于该第二临限电压,该第二临限电压系较低于该第三临限电压,该第三临限电压系较低于该第四临限电压;一位址解码器(1'),用以根据一位址之第一部分(X1,X2,...,Xm)选择该字元线之一;一第一装置,用以当该位址之第二部分(X0)指示一第一値时,施加该第二与第三临限电压间之一第一电压(V2)至该字元线之一;一第二装置,用以当该位址之第二部分指示一第二値时,个别的施加该第一电压,该第一与第二临限电压间之一第二电压(V1),及该第三与第四临限电压间之一第三电压(V3)至该字元线之一;多个确定电路(2'-0, 2'-1,...),各确定电路连接至该数位线之一,用以根据在该数位线上之电压产生输出信号(D0,D1,...)。6.如申请专利范围第5项之元件,尚包括一位址计数器(4),连接至该位址解码器,用以增量该位址。7. 一种四値唯读记忆体元件,包括:多个字元线(WL0, WL1,...);多个数位线(DL0, DL1,...);多个记忆胞电晶体(C(0,0), C(0,1),...),提供在该字元线与该数位线间之交叉处,各该记忆胞电晶体具有第一,第二,第三及第四临限电压(VT0, VT1, VT2, VT3)之一,该第一临限电压系较低于该第二临限电压,该第二临限电压系较低于该第三临限电压,该第三临限电压系较低于该第四临限电压;一位址计数器(4),用以接收一外部位址(X1-Xm)及一内部位址位元(X0)以依序地产生一内部位址(X1-Xm);一位址解码器(1'),连接至该位址计数器,用以根据该内部位址选择该字元线之一;一第一装置,用以当该内部位址位元指示一第一値时,施加该第二与第三临限电压间之第一电压(V2)至该字元线之一;一第二装置,用以当该内部位址位元指示一第二値时,个别施加在该第一与第二临限电压间之一第二电压(V1)及在该第三与第四临限电压间之一第三电压(V3)至该字元线之一;多个确定电路(2'-0, 2'-1,...),各确定电路连接至该数位线之一,用以根据在该数位线上之电压产生输出信号(D0,D1,...)。8.如申请专利范围第7项之元件,其中当该内部位址位元指示第一値时,该确定电路根据当该第一电压施加至该字元线之一时,所指示在该数位线上之电压是否高或是低之仅有资讯而产生该输出信号;当该内部位址位元指示第二値时,该确定电路产生该输出信号,其系根据当该第一电压施加至该字元线之一时所指示,在该数位线上之电压是否高或是低之资讯而定,又当该第二电压施加至该字元线之一时所指示,在该数位线上之电压是否高或是低之资讯而定,及当该第三电压施加至该字元线之一时所指示,在该数位线上之电压是否高或是低之资讯而定。图示简单说明:第1图系图解第1件先前技术之四値ROM元件之电路图;第2图系显示第1图之元件之读取作业之时序图;第3图系图解第二件先前技术之四値ROM元件之电路图;第4图系显示第3图之元件之读取作业之时序图;第5图系图解根据本发明之四値ROM元件之第一实施例之线路图;第6图系第5图中之确定电路之详细电路图;第7图系显示第6图之确定电路之状态表;第8图系第5图之控制电路之详细电路图;第9图系第8图之脉冲产生电路之详细电路图;第10图系显示第5图之记忆胞与其临限电压间之实例之关系表;第11图系显示第5图输出资料之实例之状态表;第12A至12J图系用以解说第5,6,8及9图之电路作业之时序图;第13图系图解根据本发明之四値ROM元件之第二实施例之电路图;第14图系第13图之位址计数器之详细电路图;第15图系第13图之控制电路之详细电路图;以及第16A至16M图系解说第6,13,14及15图之电路作业之时 |
