发明名称 多层印制电路板
摘要 一种多层印刷电路板,其包含多个中间绝缘层,多层已于绝缘基板上形成电路之绝缘电路板,及电联二或多层电路之通孔,其中中间绝缘层之玻璃化温度及联结绝缘基板者间之差异不大于60℃,经得起电路板之加热过程,且绝缘及通亲联结具有高可靠度。
申请公布号 TW299563 申请公布日期 1997.03.01
申请号 TW084102883 申请日期 1995.03.24
申请人 日立化成工业股份有限公司 发明人 义之;有家茂晴;杉山孝;宫下伸二郎;铃木隆之
分类号 H05K1/14 主分类号 H05K1/14
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼;林敏生 台北巿南京东路二段一二五号七楼伟成第一大楼
主权项 1. 一种多层印刷电路板,其包含多个层间绝缘层,多个含有强化物之绝缘基板,于该绝缘基板表面上形成之电路,及于至少两层电路间电联之通孔,其中该通孔贯穿两层绝缘基板及放置于中间之层间绝缘层,该层间绝缘层系不含强化物之层;B—阶树脂流动低于1%,且各层间绝缘层之玻璃化温度及与彼相邻之绝缘基板者间之差异不大于60℃。2. 如申请专利范围第1项之多层印刷电路板,其中层间绝缘层于30℃下之B阶粘弹性介于2,000-5,000MPa间,而于模塑温度下低于10MPa。3. 如申请专利范围第1项之多层印刷电路板,于一或多层层间绝缘层或绝缘基板中形成罩盖稍后欲安置之半导体晶片所用之孔穴。4. 如申请专利范围第1项之多层印刷电路板,其中孔穴大小由最接近安置半导体晶片之位置之层间绝缘层或绝缘基板中者开如连续放大,而于曝露于各孔穴之层间绝缘层或绝缘基板表面上形成之电路中提供与稍后欲安置之半导体晶片电联之终端。5. 如申请专利范围第4项之多层印刷电路板,其中该孔穴为通孔,而提供散热座闭塞各通孔之其中一开口。6. 如申请专利范围第3项之多层印刷电路板,其中与其上电路板电联之终端位于电路板之单面上,而于电路板同一面或反面上形成安置半导体晶片所用之开口。7.如申请专利范围第6项之多层印刷电路板,其中与其他电路板电联之终端为销。8. 如申请专利范围第6项之多层印刷电路板,其中与其他电路板电联之终端为设计成藉焊剂球电联之陆块。9. 一种制造多层印刷电路板之方法,其包括在于含强化纤维之绝缘基板上形成电路之每个联结绝缘电路板间放置层间绝缘层,该层间绝缘层为B阶,B阶树脂流动低于1%,而联结绝缘层间之玻璃化点差异不大于60℃,且不含强化纤维;于加压加热下层积,形成于两或多层电路间电联之通孔。10. 一种制造多层印刷电路板之方法,其包括于含强化纤维之铜覆膜绝缘基板层积物上欲形成电路之部分形成抗蚀刻剂,蚀除不必要之铜箔制得绝缘电路板,制备至少两片该绝缘电路板,层间绝缘层置于该绝缘电路板间,该层间绝缘层为B阶,B阶树脂流动低于1%,而联结绝缘层间之玻璃化点差异不大于60℃,且不含强化纤维;于加压加热下层积,于所得层积物之整体表面上提供抗镀剂,层积物钻孔达联结所需深度形成孔,并藉无电电镀形成导体层。11. 一种制造多层印刷电路板之方法,其包括于含强化纤维之铜覆膜绝缘基板层积物上欲形成电路之部分形成抗蚀刻剂,蚀除不必要之铜箔制得绝缘电路板,制备至少两片该绝缘电路板,形成最外层之绝缘电路板之最外层表面无电路加工,层间绝缘层置于该绝缘电路板间,该层间绝缘层为B阶,B阶树脂流动低于1%,而联结绝缘层间之玻璃化点差异不大于60℃,且不含强化纤维;于加压加热下层积,层积物钻孔达联结所需深度形成孔,并藉无电电镀形成电镀导体层,于最外层铜表面上形成抗蚀刻剂,并蚀除不必要之铜。12. 一种制造多层印刷电路板之方法,其包括于含强化纤维之铜覆膜绝缘基板层积物上欲形成电路之部分形成抗蚀刻剂,蚀除不必要之铜箔制得绝缘电路板,制备至少两片该绝缘电路板,层间绝缘层置于该绝缘电路板间,该层间绝缘层为B阶,B阶树脂流动低于1%,而联结绝缘层间之玻璃化点差异不大于60℃,且不含强化纤维;于加压加热下层积,层积物钻孔,并藉无电电镀形成电镀导体层,制得中间电路板,制备至少两片该中间电路板,层间绝缘层置于该中间电路板间,该层间绝缘层为B阶,B阶树脂流动低于1%,而联结绝缘层间之玻璃化点差异不大于60℃,且不含强化纤维;于加压加热下层积,于所得层积物之整体表面上提供抗蚀刻剂,层积物钻孔达联结所需部分形成孔,并藉无电电镀形成电镀导体层。13.一种制造多层印刷电路板之方法,其包括于含强化纤维之铜覆膜绝缘基板层积物之一面上欲形成电路之部分形成抗蚀刻剂,另一面整体表面皆形成抗蚀刻剂,蚀除内层面上不必要之铜箔制得绝缘电路板,制备一对该绝缘电路板,层间绝缘层置于该绝缘电路板间,该层间绝缘层为B阶,B阶树脂流动低于1%,而联结绝缘层间之玻璃化点差异不大于60℃,且不含强化纤维;于加压加热下层积,层积物钻孔达联结所需部分形成孔,并藉无电电镀形成电镀导体层,于内层面铜表面上之电路形状形成抗蚀刻剂,于外面铜表面上整体形成抗蚀刻剂,蚀除包埋面上不必要之铜箔制得两片中间电路板,层间绝缘层置于该绝缘电路板间,该层间绝缘层为B阶,B阶树脂流动低于1%,而联结绝缘层间之玻璃化点差异不大于60℃,且不含强化纤维;于加压加热下层积,层积物钻孔达联结所需部分形成孔,并藉无电电镀形成电镀导体层,于最外层形成电路形状之抗蚀刻剂,并蚀除不必要之铜。14. 如申请专利范围第9项之方法,其中B阶层间绝缘层及绝缘基板中,最高玻璃化点者与最低玻璃化点者间之玻璃化点不大于30℃。15. 如申请专利范围第9项之方法,其中层间绝缘层于30℃下之B阶粘弹性介于2,000-5,000MPa间,而于模塑温度下低于10MPa。16. 如申请专利范围第9项之方法,于至少一层间绝缘层或绝缘基板形成罩盖稍后欲安置之半导体晶片所用之孔穴。17. 如申请专利范围第9项之方法,其中孔穴大小由最接近安置半导体晶片之位置之层间绝缘层或绝缘基板中者开如连续放大,而于曝露于各孔穴之层间绝缘层或绝缘基板表面上形成之电路中提供与稍后欲安置之半导体晶片电联之终端。18. 如申请专利范围第17项之方法,其中该孔穴为通孔,而提供散热座闭塞各通孔之其中一开口。19. 如申请专利范围第18项之方法,其特征为使用具有承载部分及厚度小于该承载部分之边缘之散热座,于层间绝缘层或绝缘基板之最外层者中形成大小基本上同于承载部分之开口,装置该散热座承载部分于该开口中,重叠放置B阶层间绝缘层及于绝缘基板上形成电路之绝缘电路板,加压加热层积,并形成电联两层或多层电路之通孔。20. 如申请专利范围第10项之多层印刷电路板,其中B阶层间绝缘层和绝缘基板中,最高玻璃化点者与最低玻璃化点者间玻璃化点差异不大于30℃。21. 如申请专利范围第10项之方法,其中层间绝缘层于30℃下B阶粘弹性介于2,000-5,000MPa间,而于模塑温度下低于10MPa。22. 如申请专利范围第10项之方法,其中于B阶层间绝缘层或绝缘基板中至少一者中提供罩盖稍后欲放置之半导体晶片之孔穴。23. 如申请专利范围第10项之方法,其中该孔穴大小由最接近罩盖稍后欲放置之半导体晶片之部分的层间绝缘层或绝缘层中之一连续放大,于层间绝缘层或绝缘层曝于各孔穴之表面上形成之电路中提供与稍后欲安置半导体晶片电联之终端。24. 如申请专利范围第17项之方法,其中该孔穴为通孔,而提供散热座闭塞各通孔之其中一开口。25. 如申请专利范围第24项之方法,其特征为使用具有装置半导体晶片用之承载部分及厚度小于该承载部分之边缘之散热座,于层间绝缘层或绝缘基板之最外层者中形成大小基本上同于承载部分之开口,装置该散热座承载部分于该开口中,重叠放置B阶层间绝缘层及于绝缘基板上形成电路之绝缘电路板,加压加热层积,并形成电联两层或多层电路之通孔。26. 如申请专利范围第11项之多层印刷电路板,其中B阶层间绝缘层和绝缘基板中,最高玻璃化点者与最低玻璃化点者间玻璃化点差异不大于30℃。27. 如申请专利范围第11项之方法,其中层间绝缘层于30℃下B阶粘弹性介于2,000-5,000MPa间,而于模塑温度下低于10MPa。28. 如申请专利范围第11项之方法,其中于B阶层间绝缘层或绝缘基板中至少一者中提供罩盖稍后欲放置之半导体晶片之孔穴。29. 如申请专利范围第11项之方法,其中该孔穴大小由最接近罩盖稍后欲放置之半导体晶片之部分的层间绝缘层或绝缘层中之一连续放大,于层间绝缘层或绝缘层曝于各孔穴之表面上形成之电路中提供与稍后欲安置半导体晶片电联之终端。30. 如申请专利范围第29项之方法,其中该孔穴为通孔,而提供散热座闭塞各通孔之其中一开口。31. 如申请专利范围第30项之方法,其特征为使用具有承载部分及厚度小于该承载部分之边缘之散热座,于层间绝缘层或绝缘基板之最外层者中形成大小基本上同于承载部分之开口,装置该散热座承载部分于该开口中,重叠放置B阶层间绝缘层及于绝缘基板上形成电路之绝缘电路板,加压加热层积,并形成电联两层或多层电路之通孔。32. 如申请专利范围第19项之方法,其中于至少欲粘合于绝缘层之散热座边缘面上提供增加粘着力之不均匀性。33. 如申请专利范围第16项之方法,其中于一面上提供与其他电路板电联之终端,并于同面或反面中形成安置半导体晶片所用之开口。34. 如申请专利范围第23项之方法,其中与其他电路板电联之终端为稍。35. 如申请专利范围第23项之方法,其中提供藉焊剂球电联之陆块充作与其他电路板电联之终销。36. 如申请专利范围第9项之方法,其中层积物模塑温度为165-200℃。37. 如申请专利范围第9项之方法,其中层间绝缘层或具有贯穿其间之通孔之绝缘基板中至少一者包含热固性树脂,其包含40-70重量%之聚醯亚胺,15-45重量%之双马来醯亚胺二胺—二胺反应产物及15-45重量%之环氧树脂且由通式(1)表示:@fl ...(1)其中Ar为下式(2)或(3)所表示之基团,式(2)基团含量为10-98莫耳%,且式(3)基团含量为90-5莫耳%;@fl ...(2)其中Z表-C(=O)-,-SO@ss2-,-O-,-S-,-(CH@ss2)@ssm-,-NH-C(=O)-,-C(CH@ss3)@ss2-,-C(CF@ss3)@ss2-,-C(=O)-O-或键结;n及m各为1或较大之整数;Z可彼此相同或相异,且苯环中之氢可经适当取代基取代;@fl ...(3)@qc @ps9,9.4 其中R@ss1,R@ss2,R@ss3及R@ss4各表氢,C@ss1@ss-@ss4烷基或烷氧基,其中至少两者为烷基或烷氧基;且X表示-CH@ss2-,-C(CH@ss3)@ss2-,-O-,-SO@ss2-,-C(=O)-或-NH-C(=O)-。38. 如申请专利范围第16项之方法,其中于层间绝缘层或绝缘基板中至少一者中形成设计成构成罩盖稍后欲安置之半导体晶片之孔穴的开口,加压加热层积结构元件,提供平面面板/保护膜/B阶层间绝缘层及于绝缘基板上具有电路之绝缘电路板之组合物/缓冲材料/具有大小同于孔穴之开口的模塑品/平面面板之层积物结构。图示简单说明:图1系说明本发明结构特色之剖面图示。图2A至2C系说明本发明用图实例之剖面图示。图3系显示进行本发明之模式的剖面图示。图4A及4B系说明本发明方法之剖面图示。图5A至5C系显示另一种本发明施行模式之剖面图示。图6A至6G系说明本发明结构之片断剖视图。图7系说明本发明实例中之方法的剖视图。图8A至8E系说明本发明实例之方法中之个别步骤的剖视图。图9A至9D系说明另一个本发明实例方法中之个别步骤的剖视图。图10为显示另一个本发明实例之剖视图。图11A至11D系说明先前问题之剖视图。图12A至12G系说明本发明制法实例之剖视图。图13A至13G系说明另一个本发明制法实例之剖视图。
地址 日本