| 主权项 |
1. 一种记忆体装置,包括组织成供储存资料用的列与行之储存胞元组成的记忆体阵列并且反应于诸命令信号,该记忆体装置同步于系统时脉的作用缘而操作,该记忆体装置包含:命令解码器/控制器,反应于所选取的命令信号而在系统时脉的第一个作用缘启始用以控制记忆体阵列上第一操作的第一命令,并且在系统时脉的第二个作用缘启始用以控制记忆体阵列上第二操作的第二命令,其中该系统时脉的该第二作用缘发生于该第一操作期间;指示电路,反应于该第一命令而提供用以指示该第一操作之完成的第一命令完成信号;以及第二电路,反应于该第二命令而执行该第二操作的第一部份,并且反应于该第一命令完成信号而执行该第二操作的第二部份。2. 如申请专利范围第1项之记忆体装置,其中该第二命令为作用命令,并且其中该第二命令的该第一部份包括了接收并保持代表记忆体阵列一列位址的数値。3. 如申请专利范围第2项之记忆体装置,其中该第二命令的该第二部份包括释放该列位址并且使记忆体阵列中一列储存胞元致动。4. 如申请专利范围第1项之记忆体装置,其中该第一命令为预先充电命令,并且其中该第一操作包括使记忆体阵列预先充电并解除致动。5. 如申请专利范围第1项之记忆体装置,其中该第一命令为传送命令,其中该第一操作包括供传送资料进出记忆体阵列中一储存胞元用的第一传送操作部份以及第二自动预先充电操作部份,其中该命令解码器/控制器在传送操作部份之后自动地启始该自动预先充电操作部份。6. 如申请专利范围第5项之记忆体装置,其中该传送命令为读取命令并且该第一传送操作部份从该记忆体阵列中一储存胞元读取资料。7. 如申请专利范围第5项之记忆体装置,其中该传送命令为写入命令并且该第一传送操作部份将资料写入至该记忆体阵列中一储存胞元。8. 如申请专利范围第1项之记忆体装置,其中该记忆体装置为同步动态随机存取记忆体(SDRAM)。9. 如申请专利范围第1项之记忆体装置,其中该指示电路包括一暂停电路。10. 如申请专利范围第1项之记忆体装置,其中该指示电路包括一监控电路。11. 一种使记忆体装置内命令内管线化的方法,该记忆体装置具有组织成供储存资料用的列与行之储存胞元组成的记忆体阵列并且反应于诸命令信号,该记忆体装置同步于系统时脉的作用缘而操作,该方法包含诸步骤:在该系统时脉的第一作用缘时启始用以控制记忆体阵列上第一操作之第一命令;在该系统时脉的第二作用缘时启始用以控制记忆体阵列上第二操作之第二命令,其中该系统时脉的该第二作用缘发生于该第一操作期间;当该第一操作完成时反应于该命令而发出指示;反应于该第二命令而执行该第二操作的第一部份;以及反应于指示该第一操作完成的指示步骤而执行该第二操作的第二部份。12. 如申请专利范围第11项之方法,其中该第二命令为作用命令并且执行第二操作的第一部份之步骤包括了接收并保持代表记忆体阵列一列位址的値之步骤。13. 如申请专利范围第12项之方法,其中执行第二操作的第二部份之步骤包括了释放该列位址并且使该记忆体阵列中一列储存胞元致动之步骤。14. 如申请专利范围第11项之方法,其中该第一命令为预先充电命令并且该方法更包含了执行该第一操作之步骤,包括使该记忆体阵列预先充电并解除致动的步骤。15. 如申请专利范围第11项之方法,其中该第一命令为传送命令并且该方法更包括执行该第一操作之步骤,此步骤包括使资料传送进出该记忆体阵列内一储存胞元之传送步骤,并包括使该记忆体阵列自动地预先充电及解除致动之自动预先充电步骤。16. 如申请专利范围第15项之方法,其中该第一命令为读取命令并且该传送步骤包括从该记忆体阵列内一储存胞元读取资料之步骤。17. 如申请专利范围第15项之方法,其中该第一命令为写入命令并且该传送步骤包括将资料写入该记忆体阵列内一储存胞元之步骤。18. 如申请专利范围第11项之方法,其中该方法使同步动态随机存取记忆体(SDRAM)内诸命令管线化。19. 如申请专利范围第11项之方法,其中该指示步骤包括了从该第一命令该启始的开端直到执行该第一命令的估测时间为止的计时步骤。20. 如申请专利范围第11项之方法,其中该指示步骤包括了监控该记忆体阵列内电路以决定该第一操作何时完成的步骤。21. 一种执行同步动态随机存取记忆体(SDRAM)内传送操作的方法,此记忆体反应于诸命令信号及位址位元并且包括组织成供储存资料用的列与行之储存胞元组成的记忆体阵列,该方法包含诸步骤:在不同的时间启始预先充电命令、作用命令、与传送命令,其中该作用命令启始于预先充电命令期间;反应于预先充电命令使该记忆体阵列解除致动并预先充电;送出预先充电命令操作完成的指示;接收并保持在作用命令被启始时提供的诸位址位元所指示的代表该记忆体阵列一列位址的値;反应于指示预先充电命令操作完成的指示步骤而释放该列位址并且使该记忆体阵列内一列储存胞元致动;接收并保持当传送命令被启始时提供的诸位址位元所指示的代表该记忆体阵列一行位址的値;以及传送资料进出由该释放的列位址与该保持的行位址所确定的该记忆体阵列一储存胞元。22. 如申请专利范围第21项之方法,其中该传送命令为读取命令,使资料在该传送步骤内从该记忆体阵列读取。23. 如申请专利范围第21项之方法,其中该传送命令为写入命令,使资料在该传送步骤中写入至该记忆体阵列内。24. 如申请专利范围第23项之方法,更包含了根据所启始的传送命令及命令信号位元的状态而自动地启始自动预先充电命令以代替预先充电命令的步骤。图示简单说明:第1图是依本发明之SDRAM的方块图。第2图是举例说明四周期读取猝发传送操作的时序图。第3图是举例说明四周期写入猝发传送操作的时序图。第4图是举例说明实现随着READ命令后一AUTO-PRECHARGE |
