| 主权项 |
1.一种三维之唯读记忆体积体电路结构,包括:一矽基底,其上具有复数个沿第一方向平行排列的沟槽,而该复数个沟槽之间较高区域形成复数个平台区;复数对沿第一方向平行排列的源极/汲极区,分别形成于该复数个沟槽底部的两侧以及该复数个平台区的两侧,用以当作位元线;一闸极氧化层,形成于该矽基底表面;复数个侧壁氧化层,形成于指定之沟槽侧壁上;以及复数个沿第二方向平行排列的闸极层,形成于该闸极氧化层上,用以当作字元线,其中该第二方向系大致垂直于第一方向;藉此,每一平台区和每一沟槽区两侧的位元线以该平台区和沟槽区底部当作通道区,而与每一个字元线相交处构成水平的记忆单元,其可利用布植程序以关闭其通道区;每一沟槽的每一侧壁上之上下相邻两位元线则以该沟槽的侧壁当作通道区,而与每一个字元线相交处构成垂直的记忆单元,其可利用该侧壁氧化层以关闭所需的通道区。2.如申请专利范围第1项所述之结构,其中,该些侧壁氧化层的材料是氧化矽。3.如申请专利范围第1项所述之结构,其中,该些闸极层的材料是复晶矽。4.如申请专利范围第1项所述之结构,其中,该复数个闸极层彼此系以等距间隔分布。5.一种三维之高密度唯读记忆体之制造方法,包括下列步骤:(a)在一矽基底上,形成复数个沿第一方向平行排列的沟槽,而该复数个沟槽之间较高区域形成复数个平台区;(b)在该矽基底上沈积一层氮矽化物,并定义图案形成该些沟槽底部及平台区的通道区;而于该些构槽侧壁形成复数个侧壁通道区;(c)利用定义图案的氮矽化物层作为罩幕,进行一离子植入程序,形成源极/汲极区;(d)形成复数个侧壁氧化层于该些沟槽侧壁;(e)以一罩幕进行程式化,以除去欲予导通之该些侧壁通道区表面的该些侧壁氧化层;(f)去掉该些残留的氮矽化物层,并形成闸极氧化层于该矽基底表面;(g)沈积一复晶矽层,并定义图案形成复数条字元线,该些字元线沿一第二方向平行排列,其中该第二方向系大致垂直于第一方向;(h)利用一布植程序,将该些设定关闭的沟槽底部及平台区通道区关闭;以及(i)提供适当的金属导线,以连接元件形成三维之高密度唯读记忆体积体电路。6.如申请专利范围第5项所述之制造方法,其中,步骤(b)的氮矽化物沈积的厚度约介于1500/AA至3000/AA之间。7.如申请专利范围第5项所述之制造方法,其中,步骤(c)的离子植入,是使用砷离子、能量介于50至100KeV之间、掺入剂量介于110{14atoms/cm2到110{16atoms/cm2之间,及使用磷离//子、能量介于20至60KeV间、掺入剂量介于110{14atoms/cm2到110{16/Catoms/cm2之间之二择一。8.如申请专利范围第5项所述之制造方法,其中,步骤(g)所形成的闸极氧化层厚度为约介于50/AA至250/AA之范围。9.如申请专利范围第5项所述之制造方法,其中,步骤(i)的布植程序,是使用硼离子,能量介于100KeV至200KeV,掺入剂量介于110{13atoms/cm2/hfill到/hfill 1 10{15atoms/cm2/hfill之//间。图示简单说明:第1A图是一种传统唯读记忆体积体电路结构的部份上视示意图;第1B图是第1A图所示的唯读记忆体积体电路结构的前剖面示意图;第1C图是第1A图所示的唯读记忆体积体电路结构的侧剖面示意图;及第2A图至第2G图为剖面示意图,绘示依照本发明之最佳实例的一种三维高密度唯读记忆体积体电路制造流程。 |
