| 主权项 |
1.一种单晶积体电路之封装制程,其包括有:基板制作、装晶、打线、封胶、锡料填实、出脚及切割等步骤其中:该封胶步骤系于基板周边以树脂形成适当高度、厚度之侧壁,又于侧壁内灌入树脂以覆盖基板上之布线、晶片及金线而形成封装层。2.如申请专利范围第1项所述单晶积体电路之封装制程,该基板制作步骤系以电镀铜陶瓷构成承载晶片之基板,该基板表面设有线路,并形成有多数导通孔。3.如申请专利范围第2项所述单晶积体电路之封装制程,该锡料填实步骤系于基板之导通孔内系以高温锡料填实,该锡料系与基板表面线路连接,并露出于基板底面。4.如申请专利范围第3项所述单晶积体电路之封装制程,该锡料露出基板底面之一端系植设锡球、锡柱或锡块以构成出脚。5.如申请专利范围第1项所述单晶积体电路之封装制程,构成侧壁之树脂系高黏度者。6.如申请专利范围第1项所述单晶积体电路之封装制程,构成封装层之树脂系低黏度者。7.如申请专利范围第1项所述单晶积体电路之封装制程,该切割步骤系依基板上晶片之分布区隔等分,经切割后可分别构成体积大小一致之单晶积体电路。图示简单说明:第一图:系本发明之流程方块图。第二图:系本发明之平面结构图。第三图:系本发明一较佳实施例之成品剖视图。第四图:系本发明另一较佳实施例之成品剖视图。 |
