资料同步之系统

摘要

一种在一汇流介面单元(12)中专供资料同步处理用之系统，用以控制在一较高时计速率操作之资料处理器(10)和一较低时计速率操作之资料汇流线之间之资料流。此一资料同步系统包括在四个不同时计速率区(中心速率，汇流速率，转移速率，及接收速率)内操作之电路路径。资料处理器中专门以较高时计速率处理资料之电路以及地址与资料汇流线中专门以较低时计速率处理资料之电路系分别在中心速率区或汇流速率区内操作。而转移速率区，系用以将资料由中心速率转移至汇流速率。相反地，接收速率区则系用以将资料由汇流速率转移至中心速率。本发明揭示之资料同步系统可对不可靠的半资料路径之问题提供一概括的解决办法。

主权项

1.一种与第一个装置和第二个装置配合使用的资料同步系统(12),第一个装置系按照一个以第一种频率振荡之第一时计信号的控制而操作,第二个装置则按照一个以第二种频率振荡之第二时计信号的控制而操作,第一种频率大于第二种频率,该资料同步系统包括:一个转移闩锁电路(40),其输入端接收上述第一个装置之输出信号,该转移闩锁电路响应于TXFR C1信号之控制而在其输出端捕捉(接收)一资料位元,该转移闩锁电路响应于TXFR C2的控制而发送该资料位元;一个滙流闩锁电路(46),其输入端接收上述转移闩锁电路之输出信号,滙流闩锁电路响应于一BUS C1信号之控制而在其输入端捕捉一资料位元;该滙流闩锁电路响应于一BUS C2信号之控制而发送该资料位元;一个接收闩锁电路(48),其输入端系耦合至上述第二个装置接收闩锁电路响应于一RCV C1信号之控制而在其输入端捕捉一资料位元,该接收闩锁电路响应于一RCV C2信号之控制发送该资料位元;及时计产生电路(80,82,84,86,94,96),用以产生TXFRC1,TXFR C2,BUS C1,BUSC2,RCV C1及RCV C2各信号。2.一个资料处理器(10),按照一个以第一种频率振荡之第一个时计信号的控制而操作,该资料处理器耦合至一个以第二种频率振荡之第二个时计信号的控制而操作之滙流线(资料滙流线,位置滙流线);上述第一频率大于第二频率,该资料处理器包括:以第一频率操作之中心电路(14,16),此一中心电路执行自上述滙流线所接收到的指令,并将处理结果写入该滙流线;耦合上述中心电路和滙流线之滙流介面电路,该滙流介面电路含有多条位元路径,每一条位元路径各包括:一个转移闩锁电路(40),其输入端接收上述中心电路之输出,此一转移闩锁电路响应于一TXFR C2信号之控制而在其输入端捕捉一资料位元,该转移闩锁电路响应于一TXFRC2信号之控制而发送该资料位元;一个滙流闩锁电路(46),其输入端接收上述转移闩锁电路之输出,其输出端耦合至该滙流线;滙流闩锁电路响应于一BUS C1信号之控制而在其输入端捕捉上述之资料位元,并响应于一BUS C2信号之控制而发送该资料位元;一个接收闩锁电路(48),其输入端之一耦合至上述滙流线,其输出端之一耦合至上述中心电路,此一接收闩锁电路响应于一RCV C1信号之控制而在其输入端捕捉上述资料位元,并响应于一RCV C2信号之控制而发送该资料位元;及时计产生电路(80,82,84,86,94,96),用以产生TXFRC1,TXFR C2,BUS C1,BUSC2,RCV C1及RCV C2各信号。3.一个资料处理器(10),按照以第一种频率振荡之第一个时计信号之控制操作,该资料处理器耦合至一个按照以第二种频率振荡之第二个时计信号的控制而操作之一个滙流线(资料滙流线,位置滙流线),第一种频率大于第二种频率,该资料处理器包括:一种相位侦测器(72,76,78),备有第一输入端和第二输入端,第二输入端耦合至上述第二时计信号,相位侦测器响应于该第二时计信号和第一输入端所接收之输入信号二者之间的一个相位差信号而产生一控制信号;耦合至上述相位侦测器之时计信号产生电路(94,96),时计信号产生电路产生一第三个时计信号,第三时计信号之一个相位及一个频率响应于上述控制信号;一个耦合至上述时计信号产生器之滙流再生器(80),该滙流再生器产生一BUSC1信号和一BUS C2信号,BUS C1和BUSC2两个信号均以上述第二种频率振荡,其中之BUS C1信号耦合至上述相位侦测器之第一输入端;一个接收再生器(82),耦合至上述时计信号产生电路,此一接收再生器产生一RCV C1信号及一RCV C2信号,RCV C1及RCV C2两个信号均以上述第二种频率振荡,此一接收再生器于上述第一时计信号之第一个预定边缘与上述第二时计信号之第二个预定边缘相互一致(吻合)时,使上述RCVC2信号之出现时间延迟,其延迟时间为第一时计信号之半个周期;一个转移再生器(84),耦合至上述时计信号产生电路,此一转移再生器产生以上述第一种频率振荡之TXFR C1及TCFR C2信号,并于上述之两个信号预定边缘吻合时,消除TXFR C2信号之出现;及一个中心再生器(86),耦合至上述时计信号产生电路,用以产生一CORE C1信号及一CORE C2信号,CORE C1及COREC2两个信号均以上述第一种频率振荡。图示简单说明:图一系一依本发明原理设计之资料处理器方块图;图二系图一中滙流介面单元中一部份电路之方块图;图三系图二及其他图式中说明之主从闩锁电路之电路图;图四系一相锁环路方块图;图五系图四所示预先修饰器逻辑段之方块图;图六系一时序图说明图五所示预先修饰器逻辑段之操作情形;图七系图四所示修饰器逻辑段之方块图;图八至图十一分别为图四所示滙流再生器,接收再生器,转移再生器;及中心再生器之电路图;图十二系一时序图,说明以3:1模式设计之本发明操作情况;图十三系一时序图,说明以3.5:1模式设计之本发明操作情况。