| 主权项 |
1.一种计量电路,包含:第一加法器电路,可操作用以自分立信号减去临限値并用以回应产生第一和信号;第二加法器电路,可操作用以将临限値加至分立信号并用以回应产生第二和信号;第一比较器,可操作用于第一周期期间比较第一和信号与奇数计量値并用以回应产生负转变信号,此第一比较器可操作用以于第二周期期间比较第一和信号与偶数计量値并用以回应产生负转变信号;第二比较器,可操作用以于第一周期期间比较第二和信号与奇数计量値并用以回应产生正转变信号,此第二比较器可操作用以于第二周期期间比较第二和信号与偶数计量値并用以回应产生正转变信号;奇数取样/保持电路,可操作用以储存奇数计量値并于第一周期期间提供奇数计量値,此奇数取样/保持电路可操作用以于第一周期期间回应指示第一和信号大于目前奇数计量値之负转信号而以第一和信号値更新奇数计量値,此奇数取样/保持电路可操作用以于第一周期期间回应指示第二和信号小于目前奇数计量値之正转变信号而以第二和信号値更新奇数计量値;以及偶数取样/保持电路,可操作用以储存偶数计量値并于第二周期期间提供偶数计量値,此偶数取样/保持电路可操作用以于第二周期期间回应指示第一和信号大于目前偶数计量値之负转变信号而以第一和信号値更新偶数计量値,此偶数取样/保持电路可操作用以于第二周期期间回应指示第二和信号小于目前偶数计量値之正转变信号而以第二和信号値更新偶数计量値。2.如申请专利范围第1项之计量电路,其临限値系程式可规划値。3.如申请专利范围第1项之计量电路,其中提供至第一加法器电路之临限値系负値,且提供至第二加法器电路之临限値系正値。4.如申请专利范围第3项之计量电路,其中临限値系程式可规划値。5.如申请专利范围第1项之计量电路,复包含:第一多工器,可操作用以于第一周期期间提供第一和信号或第二和信号至奇数取样/保持电路,此第一多工器可操作用以于第二周期期间提供第一和信号或第二和信号至偶数取样/保持电路。6.如申请专利范围第5项之计量电路,其中第一多工器系由负转变信号及正转变信号所控制。7.如申请专利范围第6项之计量电路,其中第一多工器于第一周期期间回应指示第一和信号大于奇数计量値之负转变信号而提供第一和信号,第一多工器于第一周期期间回应指示第二和信号小于奇数计量値之正转变信号而提供第二和信号,第一多工器于第二周期期间回应指示第一和信号大于偶数计量値之负转变信号而提供第一和信号,第一多工器于第二周期期间回应指示第二和信号小于偶数计量値之正转变信号而提供第二和信号。8.如申请专利范围第1项之计量电路,复包含:第二多工器,可操作用以接收奇数计量値及偶数计量値,此第二多工器可操作用以于第一周期期间提供奇数计量値至第一比较器电路及第二比较器电路,此第二多工器可操作用以于第二周期期间提供偶数计量値至第一比较器电路及第二比较器电路。9.如申请专利范围第1项之计量电路,其中负转变信号及正转变信号于第一周期期间提供至奇数格网(trellis)电路,而于第二周期期间提供至偶数格网电路。10.如申请专利范围第1项之计量电路,复包含:选择电路,可操作用以于第一周期期间,当负转变信号指示第一和信号大于目前奇数计量値且正转变信号指示第二和信号大于目前奇数计量値时,奇数取样/保持电路被致能而以第一和信号値取代奇数计量値,此选择电路可操作用以于第一周期期间,当负转变信号指示第一和信号小于目前奇数计量値且正转变信号指示第二和信号小于目前奇数计量値时,奇数取样/保持电路被致能而以第二和信号値取代奇数计量値,此选择电路可操作用以于第二周期期间,当负转变信号指示第一和信号大于目前偶数计量値且正转变信号指示第二和信号大于目前偶数计量値时,偶数取样/保持电路被致能而以第一和信号値取代偶数计量値,此选择电路可操作用以于第二周期期间,当负转变信号指示第一和信号小于目前偶数计量値且正转变信号指示第二和信号小于目前偶数计量値时,偶数取样/保持电路被致能而以第二和信号値取代偶数计量値。11.如申请专利范围第10项之计量电路,其中选择电路含有互斥或闸与及闸。12.一种维特比检测器,包含:计量电路,可操作用以接收分立信号并用以于第一周期期间及第二周期期间回应产生转变信号;奇数格网电路,可操作用以于第一周期期间接收转变信号,此奇数格网电路可操作用以执行顺序解码并用以回应产生奇数数位资料输出信号;以及偶数格网电路,可操作用以于第二周期期间接收转变信号,此偶数格网电路可操作用以执行顺序解码并用以回应产生偶数数位资料输出信号。13.如申请专利范围第12项之维特比检测器,复包含:多工器,可操作用以接收奇数数位资料输出信号及偶数数位资料输出信号,此多工器可操作用以藉由交替提供奇数数位资料输出信号及偶数数位资料输出信号而产生数位资料输出信号。14.如申请专利范围第12项之维特比检测器,其中维特比检测器系于第四类(classIV)读取通道中执行最大可能性检测之检测器。15.如申请专利范围第12项之维特比检测器,其中转变信号含有正转变信号及负转变信号。16.一种用以于计量电路中产生转变信号之方法,包含下列步骤:接收第一分立値;自第一分立値减去临限値而于第一周期期间产生第一和;将临限値加至第一分立値而于第一周期期间产生第二和;比较第一和与奇数计量値并比较第二和与奇数计量値而于第一周期期间产生转变信号;接收第二分立値;自第二分立値减去临限値而于第二周期期间产生第一和;将临限値加至第二分立値而于第二周期期间产生第二和;以及比较第一和与偶数计量値并比较第二和与偶数计量値而于第二周期期间产生转变信号。17.如申请专利范围第16项之方法,其中转变信号含有由第一和之比较而得之负转变信号,并含有由第二和之比较而得之正转变信号。18.如申请专利范围第16项之方法,复包含下列步骤:当第一和大于奇数计量値且第二和大于奇数计量値时,于第一周期期间以第一和之値取代奇数计量値;当第二和小于奇数计量値且第一和小于奇数计量値时,于第一周期期间以第二和之値取代奇数计量値;当第一和大于偶数计量値且第二和大于偶数计量値时,于第二周期期间以第一和之値取代偶数计量値;以及当第二和小于偶数计量値且第一和小于偶数计量値时,于第二周期期间以第二和之値取代偶数计量値。19.如申请专利范围第16项之方法,其中于第一周期期间产生转变信号之步骤以及于第二周期期间产生转变信号之步骤含有藉由比较第一和与计量値以产生负载变信号,并含有藉由比较第二和与计量値以产生正转变信号。20.如申请专利范围第16项之方法,其中于第一周期期间产生第一和之步骤以及于第二周期期间产生第一和之步骤含有将负临限値加至分立値。图示简单说明:图一系描绘磁碟机大量储存系统读取通道之方块图;以及图二系描绘读取通道中使用之维特比检测器计量电路之方块图。 |
