| 主权项 |
1.一种具有局部穿透阻止结构之MOS元件的制造方法,包括下列步骤:在一基底上形成一组合结构,包括一闸氧化层及一导电性复晶矽层;沈积一第一介电层于该组合结构之上方及其侧边、以及该暴露的基底上;沈积一第二介电层于该第一介电层上;回蚀该第二介电层,以露出该组合结构上之第一介电层;等向性蚀刻该第一介电层,以去除该组合结构上方及其侧边的第一介电层,藉以定义出该组合结构至少一侧边的井;穿过该井,对该组合结构至少一侧边的基底进行掺杂,以形成一碰穿阻止结构;以一第三介电层填入上述井中;非等向性蚀刻该第二介电层以及该第三介电层,以形成一侧壁间隔层;去除该露出之第一介电层;以及在露出的该基底中形成一掺杂区。2.如申请专利范围第1项所述之制造方法,其中该第一介电层的材质为氮化矽。3.如申请专利范围第1项所述之制造方法,其中该第二介电层的材质为硼磷矽玻璃(BPSG)。4.如申请专利范围第3项所述之制造方法,其中在沈积第二介电层的步骤后,更包括一个将第二介电层表面平坦化的回流步骤。5.如申请专利范围第1项所述之制造方法,其中该第三介电层的材质为氧化物。6.如申请专利范围第1项所述之制造方法,其中该第一介电层的厚度约200-500A。7.如申请专利范围第1项所述之制造方法,其中该组合结构更包括一第四介电层覆盖于该导电复晶矽层的上方。8.如申请专利范围第7项所述之制造方法,其中该第四介电层的材质为氧化物。9.如申请专利范围第7项所述之制造方法,其中该第一介电层的厚度约2000-4000A。10.如申请专利范围第7项所述之制造方法,其中形成该穿透阻止结构的掺植剂量约31012-51013atoms/cm2。11.一种具有局部穿透阻止结构之MOS元件的制造方法,包括下列步骤:在一基底上形成一组合结构,包括一闸氧化层及一导电性复晶矽层;以一第一介电层覆盖于该组合结构;沈积一第二介电层于该第一介电层上,其中位于该组合结构上的第二介电层比直接位于该基底上的第二介电层要薄;以该第一介电层为蚀刻阻止层,去除该组合结构上之第二介电层;等向性蚀刻该第一介电层,以去除该组合结构上方及其侧边的第一介电层,藉以定义出该组合结构至少一侧边的井;以及穿过该井,对该组合结构至少一侧边之基底进行掺杂,以形成一碰穿阻止结构。12.如申请专利范围第11项所述之制造方法,其中该第一介电层的材质为氮化矽。13.如申请专利范围第11项所述之制造方法,其中该第二介电层的材质为硼磷矽玻璃(BPSG)。14.如申请专利范围第13项所述之制造方法,其中该第二介电层的步骤后,更包括一个将第二介电层表面平坦化的回流步骤。15.如申请专利范围第11项所述之制造方法,其中该第一介电层的厚度约200-500A。16.如申请专利范围第11项所述之制造方法,其中该组合结构更包括一第三介电层覆盖于该导电复晶矽层上方。17.如申请专利范围第16项所述之制造方法,其中该第三介电层的材质为氧化物。18.如申请专利范围第16项所述之制造方法,其中该第三介电层的厚度约2000-4000A。19.如申请专利范围第11项所述之制造方法,其中形成该穿透阻止结构的掺植剂量约31012-51013atoms/cm2。图示简单说明:第一图至第八图为根据本发明一实施例之具有穿透阻止结构之MOS元件的制程剖面示意图。 |
