发明名称 |
功率器件及其制作方法 |
摘要 |
本发明公开了功率器件及其制作方法,本发明将与衬底连接的外延层中的氧化层厚度增加,有效减小了氧化层侧壁的寄生电容,进而显著减小了功率器件的栅漏电容,降低了功率器件的导通损耗,同时不会影响功率器件的其他性能。 |
申请公布号 |
CN106206718A |
申请公布日期 |
2016.12.07 |
申请号 |
CN201510224705.6 |
申请日期 |
2015.05.05 |
申请人 |
北大方正集团有限公司;深圳方正微电子有限公司 |
发明人 |
李理;马万里;赵圣哲 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L29/423(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京路浩知识产权代理有限公司 11002 |
代理人 |
李相雨;宋平 |
主权项 |
一种功率器件,其特征在于,所述功率器件包括:衬底;外延层,位于所述衬底上,所述外延层由下到上包括第一外延层和第二外延层;所述外延层包括多个沟槽,每个所述沟槽的底部均位于所述第一外延层,并且每个所述沟槽的侧边和底边设置有氧化层,所述沟槽中填充有多晶硅,在每个所述沟槽的侧壁,所述氧化层从下到上包括第一厚度区和第二厚度区,所述第一厚度区的厚度大于所述第二厚度区的厚度,并且所述第一厚度区低于所述第二外延层的底部;多个介质层,每个所述介质层与所述沟槽内多晶硅的上表面以及所述氧化层的上表面接触;金属层,所述金属层覆盖所述介质层及所述第二外延层的上表面。 |
地址 |
100871 北京市海淀区成府路298号方正大厦 |