| 主权项 |
1.一种记忆体模组,其特征系含为:至少2种类之单元板,系载置有复数个半导体记忆装置,而具有与该半导体记忆装置连接之位在母板之连接端子之第1单元板以及相当于上述半导体装置之次世代半导体装置之复数个半导体记忆装置被载置,而具有与该半导体记忆装置连接之位在母板之连接端子之第2单元板;及母板,系可更换复数个上述第1或第2之单元板而加以载置,更换上述第1单元板而将上述第2单元板载置于上述母板上之场合时之第2单元板之占有领域,系与将上述第1单元板载置于上述母板上之场合时之第1单元板之占有领域在实质上为同一。2.如申请专利范围第1项之记忆体模组,其中,可连接于上述第1及第2之单元板之位在母板之连接端子而被设置于上述母板之2种类位在单元板之连接端子,系各自分别以每两列平行地被配置,而为了连接上述第2单元板之位在单元板之连接端子,系对于为了连接上述第1单元板之位在单元板之连接端子为平行且被配置于外方,且在各别之位在单元板之连接端子间共通之各个端子系被连接着。3.如申请专利范围第1或2项之记忆体模组,其中,上述单元板,系可搭载4个半导体记忆装置,而形成具有该半导体记忆装置之次世代半导体装置之记忆容量之单元板。4.如申请专利范围第1或2项之记忆体模组,其中,上述位在母板之连接端子系导线型端子。5.如申请专利范围第1或2项之记忆体模组,其中,上述位在母板之连接端子系沿着上述单元板周围之4边而被设置之4方向型式。6.如申请专利范围第1或2项之记忆体模组,其中,上述半导体记忆装置系使用于ECC机能及/或电池机能用。图示简单说明:第一图系于有关本发明之实施形态之母板上搭载单元板之记忆体模组之外观图。第二图系有关于本发明之实施形态之64百万位元DRAM(4)用单元板以及16百万位元DRAM(4)用单元板共用之位在单元板之连接端子之配置图。第三图系有关于本发明之实施形态之16百万位元DRAM(8)用单元板以及16百万位元DRAM(4)用单元板共用之位在单元板之连接端子之配置图。第四图系有关于本发明之实施形态之单元板之上面图。第五图系有关于本发明之实施形态之单元板之侧面图。第六图系有关于本发明之实施形态之单元板之侧面图。第七图系有关于本发明之实施形态之单元板之下面图。第八图系有关于本发明之实施形态之2系统控制之单元板之电气配线图。第九图系有关于本发明之实施形态之单元板之上面图。 |
