| 主权项 |
1.一种形成一具有不同尺寸之部件的半导体结构的方法,该方法包含如下的步骤:在半导体基材上形成一层第一层;在第一层上只图案化第一部件尺寸的许多第一部件;移除第一层之对应于许多第一部件的部份,因而在第一层中形成对应于许多第一图案化部件的许多第一缝隙;填充该许多第一缝隙;形成一层第二层,第二层重叠第一层与填充的缝隙;在第二层上图案化第二部件尺寸的许多第二部件;移除第一层与第二层之对应于许多第二部件的部份,因而在第二层中形成对应于许多第二图案化部件的许多第二缝隙,该许多第二缝隙延伸通过第一与第二层;填充该许多第二缝隙。2.根据申请专利范围第1项之方法,其中第一层包含一种绝缘材料。3.根据申请专利范围第1项之方法,其中第一与第二层分别包含第一与第二绝缘材料。4.根据申请专利范围第3项之方法,其中第一与第二绝缘材料系相同的。5.根据申请专利范围第2项之方法,其中第一层系由化学蒸气沉积法形成。6.根据申请专利范围第4项之方法,其中第一层与第二层系由化学蒸气沉积法形成。7.根据申请专利范围第1项之方法,其中许多第一部件包含相当大的部件。8.根据申请专利范围第7项之方法,其中相当大的部件代表棒或似棒结构。9.根据申请专利范围第1项之方法,其中许多第二部件包含相当小的部件。10.根据申请专利范围第9项之方法,其中相当小的部件代表接线柱。11.根据申请专利范围第1项之方法,其中移除第一层部份的步骤包含蚀刻。12.根据申请专利范围第11项之方法,其中移除第一层部份的步骤包含反应性离子蚀刻。13.根据申请专利范围第1项之方法,其中移除第二层部份的步骤包含蚀刻。14.根据申请专利范围第13项之方法,其中移除第二层部份的步骤包含反应性离子蚀刻。15.根据申请专利范围第1项之方法,其中填充许多第一缝隙的步骤包含以导电材料填充许多第一缝隙。16.根据申请专利范围第15项之方法,其中导电性材料包含钨。17.根据申请专利范围第1项之方法,其中填充许多第二缝隙的步骤包含以导电材料填充许多第二缝隙。18.根据申请专利范围第17项之方法,其中导电性材料包含钨。19.一种形成一接触结构的方法,该方法包含如下的步骤:在半导体基材上形成一层第一绝缘层;在第一绝缘层上只图案化第一部件尺寸的许多第一部件;移除第一绝缘层之对应于许多第一部件的部份,因而在第一绝缘层中形成对应于许多第一图案化部件的许多第一缝隙;以导电材料填充该许多第一缝隙;形成一层第二绝缘层,第二绝缘层重叠第一绝缘层与填充的缝隙;在第二绝缘层上图案化第二部件尺寸的许多第二部件;移除第一绝缘层与第二绝缘层之对应于许多第二部件的部份,因而在形成对应于许多第二图案化部件的许多第二缝隙,该许多第二缝隙延伸通过第一与第二绝缘层;以导电材料填充该许多第二缝隙。20.根据申请专利范围第19项之方法,其中第一与第二绝缘层系相同的。21.根据申请专利范围第20项之方法,其中第一与第二层系由化学蒸气沉积法形成。22.根据申请专利范围第19项之方法,其中许多第一部件包含相当大的部件。23.根据申请专利范围第22项之方法,其中相当大的部件代表棒或似棒结构。24.根据申请专利范围第1项之方法,其中许多第二部件包含相当小的部件。25.根据申请专利范围第24项之方法,其中相当小的部件代表接线柱。26.根据申请专利范围第19项之方法,其中移除第一层部份的步骤包含蚀刻。27.根据申请专利范围第26项之方法,其中移除第一层部份的步骤包含反应性离子蚀刻。28.根据申请专利范围第19项之方法,其中移除第二层部份的步骤包含蚀刻。29.根据申请专利范围第28项之方法,其中移除第二层部份的步骤包含反应性离子蚀刻。30.根据申请专利范围第19项之方法,其中填充许多第一缝隙的步骤包含以导电材料填充许多第一缝隙。31.根据申请专利范围第30项之方法,其中导点性材料包含钨。32.根据申请专利范围第19项之方法,其中填充许多第二缝隙的步骤包含以导电材料填充许多第二缝隙。33.根据申请专利范围第32项之方法,其中导电性材料包含钨。图式简单说明:第一图系传统半导体结构之示意图,其包括一装置结构、一接触结构与一配线结构。第二图系传统半导体结构之示意图,其包括一装置结构、一接触结构及一部份接线结构。其显示接触结构之细节。第三图A-第三图F系显示在传统制造程序之不同完成阶段下的半导体结构的示意图,其类似于第一图与第二图所显示的半导体结构。第四图A-第四图F系显示在本发明方法之不同完成阶段下的半导体结构的示意图。 |
