| 主权项 |
1.一种在矽半导体基板上制造唯读记忆体(Read OnlyMemory;ROM)之记忆元的方法,系包含下列步骤:在所述矽半导体基板上局部形成场氧化层(Field Oxide),作为隔离电性元件之用;在所述矽半导体基板表面以热氧化技术长成一层二氧化矽(Silicon Dixoide),作为电晶体之【闸极氧化层】;在所述【场氧化层】和【闸极氧化层】表面沉积一层【复晶矽层】;对所述【复晶矽层】进行第一次离子布値(First Ion Implantation);制定(Pattern)所述【复晶矽层】之图案,以形成电晶体之【复晶矽闸极】;去除末被所述【复晶矽闸极】覆盖住之所述【闸极氧化层】,以露出矽半导体基板;沉积【第一介电层】;利用电浆蚀刻技术垂直单向性地(Anisotropically)对所述【第一介电层】进行回蚀刻(Etchback),以在所述【复晶矽闸极】之两侧产生侧壁子(Spacer);在所述【复晶矽闸极】和【矽半导体基板】之表面,以热氧化技术长成一层【屏蔽氧化层】(Screen Oxide);进行第二次离子布値(Second Ion Implantation),所述【第二次离子布値】将杂质原子値入所述【复晶矽层】,并同时透过所述【屏蔽氧化层】将杂质原子値入所述【矽半导体基板】;利用微影技术(Lithography)形成【光阻图案】,所述【光阻图案】局部覆盖住所述【屏蔽氧化层】,局部的所述【屏蔽氧化层】因而裸露;去除未被【光阻图案】覆盖住而裸露之所述【屏蔽氧化层】;进行第三次离子布値(ThirdIon Implantation),所述【第三次离子布値】将杂质原子値入所述【复晶矽层】和【矽半导体基板】,并同时透过所述【复晶矽层】将杂质原子値入所述通道区域(Channel Region)。2.如申请专利范围第1项之方法,其中所述以热氧化技术长成之【闸极氧化层】,其热氧化温度介于850℃到950℃之间,厚度介于140到250埃之间。3.如申请专利范围第1项之方法,其中所述【复晶矽层】,其沉积温度介于600℃到700℃之间,厚度介于2000到4000埃之间。4.如申请专利范围第1项之方法,其中所述【第一次离子布値】,系以磷离子(P31)进行离子布値,其离子布値剂量介于2E13到2.5E13原子/平方公分之间,离子布値能量则介于45到55kev之间。5.如申请专利范围第1项之方法,其中所述【复晶矽层】,系以低压化学气相沉积法形成,反应气体为TEOS【Si(CH3)4】,厚度介于2500到3500埃之间。6.如申请专利范围第1项之方法,其中所述在【复晶矽层】上表面,以热氧化技术长成之【屏蔽氧化层】,其热氧化温度介于900℃到950℃之间,厚度介于400到500埃之间。7.如申请专利范围第1项之方法,其中所述【第一次离子布値】,系以砷离子(AS75)进行离子布値,其离子布値剂量介于5E15到6E15原子/平方公分之间,离子布値能量则介于65到75kev之间。8.如申请专利范围第1项之方法,其中所述去除【屏蔽氧化层】,系以稀释缓冲氧化层蚀刻液(10:1 BufferOxide Etchant;NH4F:HF=10:1)进行之。9.如申请专利范围第1项之方法,其中所述【第三次离子布値】,系以磷离子(P31)进行离子布値,其离子布値剂量介于5E13到8E13原子/平方公分之间,离子布値能量则介于160到180kev之间。10.一种在矽半导体基板上制造唯读记忆体(Read OnlyMemory;ROM)之记忆元的方法,系包含下列步骤:在所述矽半导体基板上局部形成场氧化层(Field Oxide),作为隔离电性元件之用;在所述矽半导体基板表面以热氧化技术长成一层二氧化矽(Silicon Dixoide),作为电晶体之【闸极氧化层】;在所述【场氧化层】和【闸极氧化层】表面沉积一层【复晶矽层】;对所述【复晶矽层】进行第一次离子布値(First Ion Implantation);制定(Pattern)所述【复晶矽层】之图案,以形成电晶体之【复晶矽闸极】;去除未被所述【复晶矽闸极】覆盖住之所述【闸极氧化层】,以露出矽半导体基板;沉积【第一介电层】;利用电浆蚀刻技术垂直单向性地(Anisotropically)对所述【第一介电层】进行回蚀刻(Etchback),以在所述【复晶矽闸极】之两侧产生侧壁子(Spacer);在所述【复晶矽闸极】和【矽半导体基板】之表面,以热氧化技术长成一层【屏蔽氧化层】(Screen Oxide);进行第二次离子布値(Second Ion Implantation),所述【第二次离子布値】将杂质原子値入所述【复晶矽层】,并同时透过所述【屏蔽氧化层】将杂质原子値入所述【矽半导体基板】以形成源极/汲极(Source/Drain);利用微影技术(Lithography)形成【光阻图案】,所述【光阻图案】局部覆盖住所述【屏蔽氧化层】而裸露出预备作为【可程式记忆元】(Programmable Cell)之区域,而所述预备作为【可程式记忆元】(Programmable Cell)之区域包含有【复晶矽闸极】和【源极/汲极】;去除所述预备作为【可程式记忆元】(Programmable Cell)之区域之所述【屏蔽氧化层】;进行第三次离子布値(Third Ion Implantation),所述【第三次离子布値】将杂质原子値入所述【复晶矽层】和【矽半导体基板】,并同时透过所述【复晶矽层】将杂质原子値入所述通道区域(Channel Region),以形成消耗模式(Depletion Mode)之【可程式记忆元】(ProgrammableCell)。11.如申请专利范围第10项之方法,其中所述以热氧化技术长成之【闸极氧化层】,其热氧化温度介于850℃到950℃之间,厚度介于140到250埃之间。12.如申请专利范围第10项之方法,其中所述【复晶矽层】,其沉积温度介于600℃到700℃之间,厚度介于2000到4000埃之间。13.如申请专利范围第10项之方法,其中所述【第一次离子布値】,系以磷离子(P31)进行离子布値,其离子布値剂量介于2E13到2.5E13原子/平方公分之间,离子布値能量则介于45到55kev之间。14.如申请专利范围第10项之方法,其中所述【复晶矽层】,系以低压化学气相沉积法形成,反应气体为TEOS【Si(CH3)4】,厚度介于2500到3500埃之间。15.如申请专利范围第10项之方法,其中所述在【复晶矽层】上表面,以热氧化技术长成之【屏蔽氧化层】,其热氧化温度介于900℃到950℃之间,厚度介于400到500埃之间,在【矽半导体基板】表面形成之厚度则介于125到175埃之间。16.如申请专利范围第10项之方法,其中所述形成源极/汲极之【第二次离子布値】,系以砷离子(As75)进行离子布値,其离子布値剂量介于5E15到6E15原子/平方公分之间,离子布値能量则介于65到75kev之间。17.如申请专利范围第10项之方法,其中所述去除【屏蔽氧化层】,系以稀释缓冲氧化层蚀刻液(10:1 BufferOxide Etchant;NH4F:HF=10:1)进行之,其中,蚀刻液温度介于20℃到25℃之间,蚀刻时间介于5秒到15秒之间。18.如申请专利范围第10项之方法,其中所述形成消耗模式之通道区域(Depletion Mode Channel Region)之【第三次离子布値】,系以磷离子(P31)进行离子布値,其离子布値剂量介于5E13到8E13原子/平方公分之间,离子布値能量则介于160到180kev之间。图式简单说明:第一图到第五图为本发明之实施例(Embodiments)的制程横截面示意图。这些制程横截面示意图配合实施例可以说明唯读记忆体( Read Only Memory;Rom)的制造方法,以阐释本发明之目的和优点。(Object and Advantages )。 |
