| 主权项 |
1.一种形成于半导体基板中之电容制作方法,该电容制作方法主要包含:形成第一氧化垫层以及第一氮化矽层于该基板之上做为蚀刻罩幕以曝露部份之该基板,该第一氮化矽层形成于该第一氧化垫层之上;形成一下凹区域于该基板之中;形成第二氧化垫层于该下凹区域之上;形成第二氮化矽层于该第一氮化矽层之上以及该第二氧化垫层之上;形成玻璃层于该第二氮化矽层之上;蚀刻部份之该玻璃层、该第二氮化矽层以及该第二氧化垫层以曝露部份之该下凹区域;以残余之该玻璃层做为蚀刻罩幕蚀刻该被曝露之下凹区域以形成沟渠于该基板之中;去除该玻璃层;以多角度施以第一离子植入至该基板中形成围绕该沟渠之掺杂区域;形成电容介电层于该沟渠之底部以及侧壁;形成复晶矽层回填于该沟渠之中做为场电极板;回蚀刻该复晶矽层使其表面低于该下凹区域之开口;形成氧化层于该复晶矽层之上;去除该沟渠外之第二氮化矽层、第一氮化矽层;形成第三氮化矽层于该氧化层及该第一氧化垫层上;及非等向性蚀刻该第三氮化矽层以形成氮化矽侧壁间隙于该氧化层之侧壁。2.如申请专利范围第1项之电容制作方法,其中形成上述之下凹区域更包含:形成一场氧化区域于该被曝露之基板之上;及去除该场氧化区域以形成该下凹区域。3.如申请专利范围第2项之电容制作方法,其中在形成上述之场氧化区域之前更包含施以第二离子植入。4.如申请专利范围第3项之电容制作方法,其中上述之第二离子植入之植入能量约为150KeV至2MeV,植入剂量约为1E12至5E13 atoms/cm2。5.如申请专利范围第1项之电容制作方法,其中在去除上述之场氧化区域之后更包含施以第三离子植入用以调整该场电极板之临界电压。6.如申请专利范围第5项之电容制作方法,其中上述之第三离子植入之植入能量约为10KeV至100KeV,植入剂量约为1E12至5E13 atoms/cm2。7.如申请专利范围第1项之电容制作方法,其中上述之第一离子植入之角度由该基板之垂直方向偏斜约为20至45度。8.如申请专利范围第7项之电容制作方法,其中上述之第一离子植入之植入能量约为30KeV至120KeV,植入剂量约为5E14至5E16 atoms/cm2。9.如申请专利范围第1项之电容制作方法,其中上述之第一离子植入之角度由该基板之垂直方向偏斜约为3至10度。10.如申请专利范围第9项之电容制作方法,其中上述之第一离子植入之植入能量约为30KeV至120KeV,植入剂量约为5E14至5E16 atoms/cm2。11.如申请专利范围第1项之电容制作方法,其中上述之氧化层为使用热处理将部份之该第一复晶矽层氧化,该热处理温度约为800至900℃。12.如申请专利范围第1项之方法,其中形成上述之沟渠之蚀刻剂系选自SiCl4/Cl2.BCl3/Cl2.HBr/Cl2/O2.HBr/O2.Br2/SF6与SF6之族群之一。13.如申请专利范围第1项之方法,其中上述之第一氮化矽层以及上述之第二氮化矽层为利用热磷酸去除。14.如申请专利范围第1项之方法,其中上述之复晶矽层系选自掺杂之复晶矽(doped polysilicon)与同步掺杂制程之复晶矽(in-situ doped polysilicon)之族群之一。15.如申请专利范围第1项之方法,其中上述之电容介电层系选自N/O复合薄膜、O/N/O之复合薄膜BST、PZT与Ta2O5之族群之一。16.如申请专利范围第1项之方法,其中上述之玻璃层为硼磷矽玻璃。17.如申请专利范围第1项之方法,其中上述之玻璃层为旋涂式玻璃。18.一种动态随机存取记忆胞之制作方法,该记忆胞制作方法主要包含:形成第一氧化垫层以及第一氮化矽层于该基板之上做为蚀刻罩幕以曝露部份之该基板,该第一氮化矽层形成于该第一氧化垫层之上;形成一下凹区域于该基板之中;形成第二氧化垫层于该下凹区域之上;形成第二氮化矽层于该第一氮化矽层之上以及该第二氧化垫层之上;形成玻璃层于该第二氮化矽层之上;蚀刻部份之该玻璃层、该第二氮化矽层以及该第二氧化垫层以曝露部份之该下凹区域;以残余之该玻璃层做为蚀刻罩幕蚀刻该被曝露之下凹区域以形成沟渠于该基板之中;去除该玻璃层;以多角度施以第一离子植入至该基板中形成围绕该沟渠之掺杂区域;形成电容介电层于该沟渠之底部以及侧壁;形成复晶矽层回填于该沟渠之中做为场电极板;回蚀刻该复晶矽层使其表面低于该下凹区域之开口;形成氧化层于该复晶矽层之上;去除该沟渠外之第二氮化矽层、第一氮化矽层;形成第三氮化矽层于该氧化层及该第一氧化垫层上;非等向性蚀刻该第三氮化矽层以形成氮化矽侧壁间隙于该氧化层之侧壁;去除第一氧化垫层;及形成电晶体于该基板之上、字语线于该氧化层之上。19.如申请专利范围第18项之电容制作方法,其中形成上述之下凹区域更包含:形成一场氧化区域于该被曝露之基板之上;及去除该场氧化区域以形成该下凹区域。20.如申请专利范围第19项之电容制作方法,其中在形成上述之场氧化区域之前更包含施以第二离子植入。21.如申请专利范围第20项之电容制作方法,其中上述之第二离子植入之植入能量约为150KeV至2MeV,植入剂量约为1E12至5E13 atoms/cm2。22.如申请专利范围第19项之电容制作方法,其中在去除上述之场氧化区域之后更包含施以第三离子植入用以调整该场电极板之临界电压。23.如申请专利范围第22项之电容制作方法,其中上述之第三离子植入之植入能量约为10KeV至100KeV,植入剂量约为1E12至5E13 atoms/cm2。24.如申请专利范围第18项之电容制作方法,其中上述之第一离子植入之角度由该基板之垂直方向偏斜约为20至45度。25.如申请专利范围第24项之电容制作方法,其中上述之第一离子植入之植入能量约为30KeV至120KeV,植入剂量约为5E14至5E16 atoms/cm2。26.如申请专利范围第18项之电容制作方法,其中上述之第一离子植入之角度由该基板之垂直方向偏斜约为3至10度。27.如申请专利范围第26项之电容制作方法,其中上述之第一离子植入之植入能量约为30KeV至120KeV,植入剂量约为5E14至5E16 atoms/cm2。28.如申请专利范围第18项之电容制作方法,其中上述之氧化层为使用热处理将部份之该第一复晶矽层氧化,该热处理温度约为800至900℃。29.如申请专利范围第18项之方法,其中形成上述之沟渠之蚀刻剂系选自SiCl4/Cl2.BCl3/Cl2.HBr/Cl2/O2.HBr/O2.Br2/SF6与SF6之族群之一。30.如申请专利范围第18项之方法,其中上述之第一氮化矽层以及上述之第二氮化矽层为利用热磷酸去除。31.如申请专利范围第18项之方法,其中上述之复晶矽层系选自掺杂之复晶矽(doped polysilicon)与同步掺杂制程之复晶矽(in-situ doped polysilicon)之族群之一。32.如申请专利范围第18项之方法,其中上述之电容介电层系选自N/O复合薄膜、O/N/O之复合薄膜BST、PZT与Ta2O5之族群之一。33.如申请专利范围第18项之方法,其中上述之玻璃层为硼磷矽玻璃。34.如申请专利范围第18项之方法,其中上述之玻璃层为旋涂式玻璃。35.一种半导体之两个记忆胞,该两个记忆胞主要包含:两个沟渠,形成于一基板之中;一第一基板区域,形成于该沟渠之间,该第一基板区域之表面低于该沟渠外之第二基板区域之表面;一第一绝缘结构,形成于该第一基板区域之上;一电容第一电极,形成于该基板之表面;一电容介电层,形成于该沟渠之底部及侧壁;一电容第二电极,形成于该沟渠之中、该第一绝缘结构之上;一第二结缘结构,形成于该电容第二电极之上;一第三绝缘结构,形成于该场电极板以及该第二结缘结构之侧壁之上;两个电晶体,形成于该第二基板区域之上,藉由电晶体之极点之一与该电容第一电极连接;及两个字语线,形成该第二结缘结构之上。36.如申请专利范围第35项之记忆胞,其中上述之第一绝缘结构包含:一第一氧化层,形成于第一基板区域之上;及一氮化矽层,形成于该第一氧化层之上。37.如申请专利范围第35项之记忆胞,其中上述之电容第一电极系为离子掺杂区域。38.如申请专利范围第35项之记忆胞,其中上述之电容介电层系选自N/O复合薄膜、O/N/O之复合薄膜BST、PZT与与Ta2O5之族群之一。39.如申请专利范围第35项之记忆胞,其中上述之电容第二电极系选自掺杂之复晶矽(doped polysilicon)与同步掺杂制程之复晶矽(in-situ doped polysilicon)之族群之一。40.如申请专利范围第35项之记忆胞,其中上述之第二绝缘结构系以氧化物组成。41.如申请专利范围第35项之记忆胞,其中上述之第三绝缘结构系以氮化矽组成之侧壁间隙。图式简单说明:第一图为本发明之形成第一氧化垫层以及第一氮化矽层于基板上之截面图;第二图为本发明之蚀刻第一氧化垫层、第一氮化矽以及施以离子植入之截面图;第三图为本发明之形成场氧化区域之截面图;第四图为本发明之去除场氧化区域以及施以离子植入之截面图;第五图为本发明之形成第二氧化垫层以及第二氮化矽层之截面图;第六图为本发明之形成硼磷矽玻璃层之截面图;第七图为本发明之形成光阻图案于硼磷矽玻璃层上之截面图;第八图为本发明之蚀刻硼磷矽玻璃层之截面图;第九图为本发明之形成沟渠之截面图;第十图为本发明之形成电容介电层以及形成第一电极之截面图;第十一图为本发明之形成第一复晶矽层之截面图;第十二图为本发明之回蚀刻第一复晶层之截面图;第十三图为本发明之氧化第一复晶矽层之截面图;第十四图为本发明之去除沟渠外第一氮化矽层以及第一氧化垫层之截面图;第十五图为本发明之形成第二复晶矽层之截面图;及第十六图为本发明之形成电晶体以及字语线之截面图。 |
