| 主权项 |
1.一种MOS静电释放(ESD)保护电路,供保护一半导体装置使免于ESD损坏,此ESD保护电路系形成在一掺入有矽物质的半导体基片上,包括有:一输入线、一输出线、一第一节点、一第二节点和一第三节点、以及接地连线,第一和第二电阻器各有一近端和一远端,该第一节点系被连到该输入线,以及连到该第一电阻器的近端,该第二节点系被连到该第二电阻器的近端,以及连到该第一电阻器的远端,该第三节点系被连到该第二电阻器的远端,以及连到该输出线,第一级包含了一第一MOSFET电晶体和一接地区被形成在基片中,第一MOS电晶体有一源极/汲极电路被连接在该第一节点和接地之间,此第一MOS电晶体有一控制闸极被连至接地,第二级包含一串MOSFET电晶体被连接成串,且此串电晶体中的最后一个电晶体有一第二级输出,第三级包含一第三级MOSFET装置,此第三级MOSFET装置带有一控制闸极被连到该第二级输出以及一源极和汲极电路系被连在该第三节点和该接地连线之间,藉此,所述电晶体系于一过多能量事件中耗散掉功率。2.如申请专利范围第1项所述MOS静电释放(ESD)保护电路,其中该第一电晶体包含有一源区和一汲区位在基片中一场氧化物区的任一侧上,以及有一控制闸极被形成在此场氧化物区之上。3.如申请专利范围第2项所述MOS静电释放(ESD)保护电路,其中该第二级包含有一串列的FET装置,此装置的源/汲电路被串连且该控制闸极被连到最接近于该第二节点的输入线。4.如申请专利范围第1项所述MOS静电释放(ESD)保护电路,其中该第二级包含有一串列的FET装置,此装置的源/汲电路被串连且该控制闸极被连到最接近于该第二节点的输入线。5.一种MOS静电释放(ESD)保护电路,供保护一半导体装置使免于ESD损坏,ESD保护电路系形成在一掺入矽物质的半导体基片上.所述保护电路包含;该半导体装置含有一二氧化矽闸氧化物层被形成在该半导体基片上,带有厚度介于40埃和200埃之间,一输入线、一输出线、一第一节点、一第二节点和一第三节点端、以及接地连线,第一和第二电阻器各有一近端和一远端,该第一节点系被连到该输入线,和连到该第一电阻器的近端,该第二节点系被连到该第二电阻器的近端,和连到该第一电阻器的远端,该第三节点系被连到该第二电阻器的远端,和连到该输出线,第一级包含了一第一MOS电晶体和一接地区被形成在基片中,该第一MOS电晶体包含一第一源区和一第一汲区被形成在基片中,以及有一控制闸极位在其间,该第一汲区系被耦合到该第一节点,该控制闸极和该第一源区系被连到该接地区,第二级包含一串MOSFET电晶体被连接成串,且此串电晶体中第一个电晶体的汲极和控制闸极被连到电阻器的远端,第三级包含一第三级MOSFET装置,此第三级MOSFET装置带有一控制闸极被连到该第二级的输出,而其源极和汲极电路被连接在该第三节点和该接地连线之间,闸电极系由多矽晶体所形成,具厚度介于1000埃到5000埃之间,所述源极/汲区已被作离子植入以剂量介于1E15个离子/cm2到7E15个离子/cm2之间,藉此,所述电晶体系于一过多能量事件中耗散功率。6.如申请专利范围第5项所述MOS静电释放(ESD)保护电路,其中该第一电晶体包含有一源区和一汲区位在基片中一场氧化物区的任一侧上,以及有一控制闸极被形成在此场氧化物区之上。7.如申请专利范围第6项所述MOS静电释放(ESD)保护电路,其中该第二级包含有一串列的FET装置,此装置的源/汲电路被串连且该控制闸极被连到最接近于该第二节点的输入线。8.如申请专利范围第5项所述MOS静电释放(ESD)保护电路,其中该第二级包含有一串列的FET装置,此装置的源/汲电路被串连且该控制闸极被连到最接近于该第二节点的输入线。9.一种MOS静电释放(ESD)保护电路,供用来保护一半导体装置使免于ESD损坏,此形成在一掺杂矽半导体基片上的ESD保护电路包含有:第一级包含一第一场效电晶体被形成在基片上,含一第一电极、一第二电极、以及一控制元件,输出级包含一输出场效电晶体被形成在基片上,含一汲电极、一源电极、以及一闸电极,该第二电极和该控制元件系连在一起并系被接地到基片上,该被连到一第一电阻器的第一端之第一电极具有其第二端被连到一第二级,此第二级包含一连串串连的场效电晶体、具有一闸极和一第一电极被连接在一起,此一连串场效电晶体之第一场效电晶体的第一电极被连到该电阻器且此连串场效电晶体中每一场效电晶体的第二电极被连到该第一电极和此连串场效电晶体中后接场效电晶体的控制元件,此连串场效电晶体中最后一个场效电晶体的控制元件被连到该输出级的闸电极,一第二电阻器具有其第一端被连到该第一电阻器的第二端,此第二电阻器有一第二端,该第三级的汲电极系被连到该第二电阻器的第二端,第一级的源电极则被接地到基片。10.如申请专利范围第9项所述MOS静电释放(ESD)保护电路,其中该第一电晶体包含有一源区被连到该第一电极和一汲区被连到该第二电极,此汲区和源区为位在基片中一场氧化物区的任一侧上,并且该控制元件被形成在此场氧化物区之上。11.如申请专利范围第10项所述MOS静电释放(ESD)保护电路,其中该第二级包含有一串列的FET装置,此装置具有源/汲电路被串连且控制闸极被连到最接近于第二节点的输入线,该半导体装置含有一二氧化矽闸氧化物层被形成在该半导体基片上,具厚度介于40埃和200埃之间,闸电极系由多矽晶体所形成,具厚度介于1000埃到5000埃之间,以及所述源区/汲区已被作离子植入以剂量介于1E15个离子/cm2到7E15个离子/cm2之间。12.如申请专利范围第9项所述MOS静电释放(ESD)保护电路,其中该第二级包含有一串列的FET装置,此装置具有源/汲电路被串连且控制闸极被连到最接近于第二节点的输入线。13.一种形成MOS静电释放(ESD)保护电路以供保护一半导体装置使免于ESD损坏之方法,其中此ESD保护电路系形成在一掺入矽物质的半导体基片上,所述方法包括:形成场氧化物、FOX光罩和透过此光罩以离子植入,形成一二氧化矽闸氧化物,以全面沈积一多矽晶体层来形成闸电极、对此闸电极形成一光罩图样、以及蚀刻该多矽晶体层来形成该闸极,移除该光罩,离子植入源/汲区,以及形成一接地离子植入,形成一输入线、一输出线、一第一节点、一第二节点和一第三节点、以及接地连线,该第一节点系被连到该输入线和连到该第一电阻器的近端,该第二节点系被连到该第二电阻器的近端和连到该第一电阻器的远端,以及该第三节点系被连到该第二电阻器的远端和连到该输出线,形成第一和第二电阻器各有一近端和一远端,形成第一级包含一第一MOSFET电晶体和一接地区被形成在基片中,形成第一MOS电晶体有一源极/汲极电路被连接在该第一节点和接地之间,此第一MOS电晶体有一控制闸极被连至接地,形成第二级包含一串MOSFET电晶体被连接成串,且此串电晶体中的最后一个电晶体有一第二级输出,形成第三级包含一第三级MOSFET装置,此第三级MOSFET装置带有一控制闸极被连到该第二级输出以及一源极和汲极电路系被连在该第三节点和该接地连线之间。14.如申请专利范围第13项所述方法,进而包括形成场氧化物光罩,和以剂量等级1E12个离子/cm2到6E13个离子/cm2和能量等级20keV到200keV,透过此光罩实施离子植入,以一选自热成长或CVD成形之法来形成二氧化矽闸氧化物,具厚度范围40埃到200埃,以全面沈积一具有厚度1000埃到5000埃之间的多矽晶体层来形成闸电极、对此闸电极形成一光罩图样、以CHF3/CF4/HBr/Cl2/Ar/He/O2蚀刻该多矽晶体层、以及移除该光罩,以剂量等级1E15个离子/cm2到6E15个离子/cm2,在能量等级10keV到100keV下来施以离子植入源/汲区,以及以剂量等级1E15个离子/cm2到6E15个离子/cm2,在能量等级10keV到100keV下形成该接地离子植入。15.如申请专利范围第13项所述方法,其中该第一电晶体包含有一源区和一汲区位在基片中一场氧化物区的任一侧上,以及有一控制闸极被形成在此场氧化物区之上。16.如申请专利范围第15项所述方法,其中该第二级包含有一串列的FET装置,此装置的源/汲电路被串连且该控制闸极被连到最接近于该第二节点的输入线。17.如申请专利范围第13项所述方法,其中该第一电晶体包含有一源区和一汲区位在基片中一场氧化物区的任一侧上,以及有一控制闸极被形成在此场氧化物区之上。18.一种制造MOS静电释放(ESD)保护电路以供保护一半导体装置使免于ESD损坏之方法,其中此ESD保护电路系形成在一掺入矽物质的半导体基片上,所述方法包括:形成场氧化物、FOX光罩和透过此光罩以离子植入,形成一二氧化矽闸氧化物,以全面沈积一多矽晶体层来形成闸电极、对此闸电极形成一光罩图样、以及蚀刻该多矽晶体层来形成该闸极,移除该光罩,离子植入源/汲区,以及形成一接地离子植入,提供一输入线、一输出线、一第一节点、一第二节点和一第三节点、以及接地连线,提供第一和第二电阻器各有一近端和一远端,连接该第一节点到该输入线,和连到该第一电阻器的近端,连接该第二节点到该第二电阻器的近端,和连到该第一电阻器的远端,连接该第三节点到该第二电阻器的远端,和连到该输出线,第一级包含了一第一MOS电晶体和一接地区被形成在基片中,该第一MOS电晶体包含一第一源区和一第一汲区被形成在基片中,以及有一控制闸极位在其间,该第一汲区系被耦合到该第一节点,该控制闸极和该第一源区系被连到该接地区,第二级包含一串MOSFET电晶体被连接成串,且此串电晶体中第一个电晶体的汲极和控制闸极被连到电阻器的远端,第三级包含一第三级MOSFET装置,此第三级MOSFET装置带有一控制闸极被连到该第二级的输出,而其源极和汲极电路被连接在该第三节点和该接地连线之间,藉此,所述电晶体系于一过多能量事件中耗散功率。19.如申请专利范围第18项所述方法,其中该第一电晶体含有一源区和一汲区位在基片中一场氧化物区的任一侧上,以及有一控制闸极被形成在此场氧化物区之上。20.如申请专利范围第19项所述方法,其中该第二级包含有一串列的FET装置,此装置的源/汲电路被串连且该控制闸极被连到最接近于该第二节点的输入线。21.如申请专利范围第18项所述方法,其中该第二级包含有一串列的FET装置,此装置的源/汲电路被串连且该控制闸极被连到最接近于该第二节点的输入线。22.一种制造MOS静电释放(ESD)保护电路以供保护一半导体装置使免于ESD损坏之方法,其中此ESD保护电路系形成在一掺入矽物质的半导体基片上,所述方法包括:形成场氧化物、FOX光罩和透过此光罩以离子植入,形成一二氧化矽闸氧化物,以全面沈积一多矽晶体层来形成闸电极、对此闸电极形成一光罩图样、以及蚀刻该多矽晶体层来形成该闸极,移除该光罩,离子植入源/汲区,以及形成一接地离子植入,形成第一级包含一第一场效电晶体被形成在基片上,含一第一电极、一第二电极、以及一控制元件,形成输出级包含一输出场效电晶体被形成在基片上,含一汲电极、一源电极、以及一闸电极,形成该第二电极和该控制元件系连在一起并系被接地到基片上,形成该被连到一第一电阻器的第一端之第一电极具有其第二端被连到一第二级,此第二级包含一连串串连的场效电晶体、具有一闸极和一第一电极被连接在一起,此一连串场效电晶体之第一场效电晶体的第一电极被连到该电阻器且此连串场效电晶体中每一场效电晶体的第二电极被连到该第一电极和此连串场效电晶体中后接场效电晶体的控制元件,此连串场效电晶体中最后一个场效电晶体的控制元件被连到该输出级的闸电极,形成一第二电阻器具有其第一端被连到该第一电阻器的第二端,此第二电阻器有一第二端,以及形成该第三级的汲电极系被连到该第二电阻器的第二端,第一级的源电极则被接地到基片。23.如申请专利范围第22项所述方法,其中该第一电晶体包含有一源区被连到该第一电极和一汲区被连到该第二电极,该汲区和该源区系位在基片中一场氧化物区的任一侧上,以及该控制闸极系被形成在此场氧化物区之上。24.如申请专利范围第23项所述方法,其中该第二级包含有一串列的FET装置,此装置的源/汲电路被串连且该控制闸极被连到最接近于该第二节点的输入线。25.如申请专利范围第22项所述方法,其中该第二级包含有一串列的FET装置,此装置的源/汲电路被串连且该控制闸极被连到最接近于该第二节点的输入线。26.如申请专利范围第22项所述方法,进而包括形成场氧化物光罩,和以剂量等级1E12个离子/cm2到6E13个离子/cm2和能量等级20keV到200keV,透过此光罩实施离子植入,以一选自热成长或CVD成形之法来形成二氧化矽闸氧化物,具厚度范围40埃到200埃,以全面沈积一具有厚度1000埃到5000埃之间的多矽晶体层来形成闸电极、对此闸电极形成一光罩图样、以CHF3/CF4/HBr/Cl2/Ar/He/O2蚀刻该多矽晶体层、以及移除该光罩,以剂量等级1E15个离子/cm2到6E15个离子/cm2,在能量等级10keV到100keV下来施以离子植入源/汲区,以及以剂量等级1E15个离子/cm2到6E15个离子/cm2,在能量等级10keV到100keV下形成该接地离子植入。图式简单说明:第一图示出一简单的二级ESD保护电路,当电压超过临界限度时,其闸极可能因闸极氧化物击穿而故障。第二图显示依据本发明带有三级ESD电路之较佳ESD保护电路。第三图显示一组合电路图和第二图装置之剖面。第四图和第五图显示依据本发明包含如第二图和第三图中三级之第二较佳ESD保护电路。所述电路之第一和第三级系完全同于第三图的第一和第三级。 |
