| 主权项 |
1.一种具有pn接面(23)之配置,形成于一半导体材料制成的主体(1)中,介于一p掺杂区(2)与一n掺杂区(3)之间,p掺杂区(2)在主体(1)的表面(10)处形成,n掺杂区(3)则邻接于主体(1)的p掺杂区(2),其特征为:-该配置在主体(1)的表面(10)上,-在p掺杂区(2)的区域内配置一具有多阶梯边缘节段(40)之电极(4),在主体(1)之表面(10)之p掺杂区(2)的轮廓(20)上面,从表面(10)偏移,以及-在p掺杂区(2)外面,n掺杂区(3)内,配置一电极(5),至少具有一单个阶梯边缘节段(50)与p掺杂区(2)中配置的电极(4)之边缘节段(40)对立而有一间距(d),并从表面(10)偏移,以及-至少一区域(6)比p掺杂区(2)的p掺杂为弱,且邻接n掺杂区(3),在主体(1)的表面(10)处形成,介于电极(4)的边缘节段(40)与电极(5)的边缘节段(50)之间,电极(4)安排在p掺杂区(2)的区域内,电极(5)安排在p掺杂区(2)外面,而在n掺杂区(3)的区域内。2.如申请专利范围第1项之配置,其中该较弱的p掺杂区(6),在电极(4)的边缘节段(40)下方邻接于p掺杂区(2),电极(4)则安排在p掺杂区(2)的区域中。3.如申请专利范围第2项之配置,其中该较弱的p掺杂区(6),从p掺杂区(2)连续延伸于电极(5)的方向上,安排在p掺杂区(2)的外面,在n掺杂区(3)的区域中,一直延伸到电极(5)的边缘节段(50)下方之处。4.如申请专利范围第1项之配置,其中该较弱的p掺杂区(6)从p掺杂区(2)延伸于电极(2)的方同上,安排在p掺杂区(2)的外面,在n掺杂区(3)的区域中,一直延伸到电极(5)的边缘节段(50)下方之处,但至少有一中断(60)。5.如申请专利范围第4项之配置,其中该较弱的p掺杂区(6)在掺杂区(2)中配置的电极(4)之边缘节段(40)下方有一中断(60)。6.如申请专利范围第4项之配置,其中该较弱的P掺杂区(6)之中断(60)位于电极(4)的边缘节段(40)之一端部(41)附近,此端部(41)远离p掺杂区(2)中安排的电极(4)。7.如申请专利范围第5项之配置,其中该较弱的p掺杂区(6)之中断(60)位于电极(4)的边缘节段(40)之一端部(41)附近,此端部(41)远离p掺杂区(2)中安排的电极(4)。8.如申请专利范围第1至第7项中任一项之配置,其中在n掺杂区(3)中p掺杂区(2)外面配置的电极(5)安排在区域(7)中,此区域(7)比n掺杂区(3)更加重n掺杂,在主体(1)的表面(10)处。图式简单说明:第一图示出根据本发明第一模范实例配置之横剖面,第二图示出一图,其中对半导体材料所制之各种n型掺杂之主体,其根据第一图例子之崩溃电压作为p掺杂区之p型掺杂浓度之函数而绘出,第三图示出根据本发明第二模范实例配置之横剖面,其中较弱的p掺杂区有一中断,第四图示出一图,其中对半导体材料所制之各种n型掺杂之主体,其根据第三图例子之崩溃电压作为p掺杂区之p型掺杂浓度之函数而绘出,第五图示出通过一具两电极之规划配置之横剖面,第六图示出使用JTE技术之另一规划配置,之横剖面,以及第七图示出一图,其中根据第六图配置之崩溃电压作为一半导体材料所制之一n型掺杂体所用之p掺杂区,p型掺杂浓度之函数而绘出。 |
