| 主权项 |
1.一种积体电路中形成埋层接触窗的方法,其包含下列步骤:a.形成区域阻隔;b.陆续形成闸氧化层、一层矽薄膜以及一层硬式护罩;c.利用微影和离子蚀刻技术揭露出预备形成电晶体之淡掺杂汲极的区域;d.形成电晶体之淡掺杂汲极;e.形成插塞;f.去除硬式护罩后,涂布上一层光阻,并利用微影及离子蚀刻技术揭露出预备形成埋层接触窗的区域;g.形成埋层接触窗;h.形成低阻値导电层;i.形成侧壁子;j.形成电晶体的源/汲极。2.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述区域阻隔为场氧化层。3.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述区域阻隔为浅渠沟阻隔。4.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述矽薄膜为复晶矽。5.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述矽薄膜为非晶矽。6.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述硬式护罩为氮化矽。7.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述硬式护罩为氮氧化矽。8.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述硬式护罩之厚度介于1000埃至3000埃之间。9.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述形成电晶体之淡掺杂汲极系利用离子布植技术进行。10.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述形成插塞系包含利用化学气相沉积法覆盖一层氧化矽,并涂布上旋涂式玻璃以进行平坦化处理;接着利用化学机械研磨技术进行回蚀刻,使该层氧化矽的顶部和所述硬式护罩的顶部位于同一平面的步骤。11.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述形成插塞系包含利用化学气相沉积法覆盖一层氧化矽,并涂布上旋涂式玻璃以进行平坦化处理;接着利用离子蚀刻技术进行回蚀刻,使该层氧化矽的顶部和所述硬式护罩的顶部位于同一平面的步骤。12.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述形成埋层接触窗系利用离子布植技术进行。13.如申请专利范围第12项所述之积体电路中形成埋层接触窗的方法,所述离子布植系利用磷离子进行。14.如申请专利范围第12项所述之积体电路中形成埋层接触窗的方法,所述离子布植的能量系介于30到60Kev之间。15.如申请专利范围第12项所述之积体电路中形成埋层接触窗的方法,所述离子布植的浓度介于1E14到5E15离子/平方公分之间。16.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述低阻値导电层是运用化学气相沉积法所形成。17.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述低阻値导电层是由选择性钨的矽化物所构成。18.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述低阻値导电层是选择性钨矽化物/矽化钛的双层结构。19.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述低阻値导电层的厚度介于1000埃到3000埃之间。20.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述形成侧壁子系包含沉积一层氧化矽,再进行回蚀刻的步骤。21.如申请专利范围第1项所述之积体电路中形成埋层接触窗的方法,所述形成电晶体的源/汲极系利用离子布植技术。图式简单说明:第一图为习知技术中形成埋层接触窗的制程剖面示意图。第二图为习知技术中,露出预备形成电晶体之淡掺杂汲极的制程剖面示意图。第三图为习知技术中形成电晶体源/汲极的制程剖面示意图。第四图A为习知技术中,源/汲极光罩向左偏移的制程剖面示意图。第四图B为习知技术中,源/汲极光罩向右偏移的制程剖面示意图。第五图为本发明中,定义出预备形成电晶体淡掺杂汲极区域的制程剖面示意图。第六图为本发明中,形成电晶体之淡掺杂汲极的制程剖面示意图。第七图为本发明中,形成氧化矽插塞的制程剖面示意图。第八图为本发明中,揭露出预备形成埋层接触窗区域的制程剖面示意图。第九图为本发明中,形成埋层接触窗的制程剖面示意图。第十图为本发明中,形成低阻値导电层的制程剖面示意图。第十一图为本发明中,形成电晶体的源/汲极的制程剖面示意图。 |
