| 主权项 |
1.一种在积体电路中形成浅渠沟隔离的方法,系包括:a.形成一第一氧化矽层及一氮化矽层在半导体基板上;b.定义该第一氧化矽层及该氮化矽层以形成一主动元件区域及一浅渠沟区域;c.在该浅渠沟区域形成侧壁子于该第一氧化矽层及该氮化矽层之侧壁上;d.以该侧壁子、该第一氧化矽层及该氮化矽层做为硬式护罩对半导体基板进行蚀刻,以形成一浅渠沟于该浅渠沟区域中;e.形成一第二氧化矽层将该浅渠沟填满;f.进行平坦化处理;g.去除该氮化矽层;h.去除部份之该第二氧化矽层、该侧壁子以及位于主动元件区域上之该第一氧化矽层。2.如申请专利范围第1项之在积体电路中形成浅渠沟隔离的方法,其中所述形成侧壁子系包含覆盖一氧化矽层于整个晶片表面后并回蚀刻该氧化矽层的步骤。3.如申请专利范围第2项之在积体电路中形成浅渠沟隔离的方法,其中所述回蚀刻是利用离子蚀刻技术。4.如申请专利范围第1项之在积体电路中形成浅渠沟隔离的方法:其中所述侧壁子的宽度在500至1200埃之间。5.如申请专利范围第1项之在积体电路中形成浅渠沟隔离的方法,其中所述对半导体基板进行蚀刻系利用离子蚀刻技术。6.如申请专利范围第1项之在积体电路中形成浅渠沟隔离的方法,在形成该浅渠沟之后,更包含一热氧化的步骤。7.如申请专利范围第1项之在积体电路中形成浅渠沟隔离的方法,其中所述平坦化处理系利用化学机械研磨法对所述第二氧化矽层进行研磨。8.如申请专利范围第1项之在积体电路中形成浅渠沟隔离的方法,其中h步骤所述之去除部份之该第二氧化矽层、该侧壁子以及位于主动元件区域上之该第一氧化矽层系利用湿蚀刻技术。9.如申请专利范围第8项之在积体电路中形成浅渠沟隔离的方法,其中所述湿蚀刻系以氢氟酸液进行。图式简单说明:第一图是习知浅渠沟隔离的前段制程之剖面示意图。第二图是习知浅渠沟隔离的后段制程之剖面示意图。第三图是习知制程技术所形成电晶体的电流-电压曲线。第四图是本发明露出预备形成浅渠沟隔离区域的剖面示意图。第五图是本发明形成侧壁子的剖面示意图。第六图是本发明中将浅渠沟填满并进行平坦化处理的剖面示意图。第七图是本发明对各氧化矽层进行湿蚀刻的剖面示意图。第八图是本发明制程技术所后续形成电晶体的电流-电压曲线。 |
