| 主权项 |
1.一种积体电路电容之制作方法,该方法至少包含下列步骤:形成位元线于一半导体底材上;形成第一介电层于该该位元线与半导体底材之上表面;形成一阻障层于该第一介电层之上;形成一复合层于该阻障上层,该复合层具有复数个子层且该子层中至少包含第二介电层与第一导电层;蚀该该复合层,第一介电层以形成一接触孔于该半导体底材之上;形成第二导电层于该复合层上,且填满该接触孔;蚀刻该第二导电层、该复合层,其中使用该阻障层作为蚀刻停止层;移除该第二介电层;形成第三介电层于该第二导电层、该复合层、与该阻障层之上表面;且形成第三导电层于该第三介电层之上表面。2.如申请专利范围第1项的方法,其中形成上述之位元线前更包含:形成元件区域于该底材之上;且形成介电层于该元件区域上。3.如申请专利范围2项之方法,其中上述之介电层之厚度约为2000至10000埃。4.如申请专利范围1项之方法,其中上述之复合层是由第一导电层与第二介电层交替形成。5.如申请专利范围4项之方法,其中上述之第一导电层包含多晶矽层。6.如申请专利范围4项之方法,其中上述之第二介电层包含氧化层。7.如申请专利范围第1项之方法,其中上述之第一导电层之厚度约300至1000埃。8.如申请专利范围第1项之方法,其中上述之第二导电层之厚度约300至2000埃。9.如申请专利范围第1项之方法,其中上述之阻障层为氮化矽层(SiN)。10.如申请专利范围第1项之方法,其中上述之第一介电层为TEOS氧化层。11.如申请专利范围第1项之方法,其中上述之第三介电层其材料可选择N/O、O/N/O、Ta2O5.BST、PZT或PLZT。12.如申请专利范围第1项之方法,其中上述之第一导电层、第二导电层以及第三导电层为掺杂多晶矽(doped polysilicon)、同步掺杂多晶矽(in-situ doped ploysilicon)、铜、铝、钛、钨、白金或上述之任意组合。13.一种在半导体底材上制作积体电容之方法,该方法至少包含下列步骤:形成绝缘层于该半导体底材上;形成位元线于该绝缘层上;形成第一氧化层于该位元线与半导体底材之上表面;形成第一氮化层于该该第一氧化层之上;形成一复合层于该阻障层上,其中该复合层是由第二氧化层与第一导电层交替形成;蚀刻该复合层、第一氧化层以形成一接触孔于该半导体底材之上表面;形成第二导电层于该复合层上,且填满该接触孔;蚀刻该第二导电层、该复合层,其中使用该氮化层作为蚀刻停止层;移除该第二氧化层;形成第三介电层于该第二导电层、该复合层、与该氮化层之上表面;且形成第三导电层于该第三介电层之上表面。14.如申请专利范围第13项之方法,其中上述之绝缘层为氧化矽所生成,且厚度约为2000至10000埃。15.如申请专利范围第13项之方法,其中上述之第一导电层其厚度约为300至1000埃。16.如申请专利范围第13项之方法,其中上述之第二导电层其厚度约为300至2000埃。17.如申请专利范围第13项之方法,其中上述之第一氧化层为TEOS氧化层。18.如申请专利范围第13项之方法,其中上述之第三介电层之材料可选择N/O、O/N/O、Ta2O5.BST、PZT或PLZT。19.如申请专利范围第13项之方法,其中上述之第一导电层、第二导电层以及第三导电层为掺杂多晶矽(dopedpolysilicon)、同步掺杂多晶矽(in-situ doped playsilicon)、铜、铝、钛、钨、白金或上述之任意组合。20.一种动态随机存取记忆体之电容器,该电容器至少包含:底部电极,形成于一半导体底材上,其中该底部电极具有一垂直柱状物(verticalpillar)与复数个指状物(fins),且该复数个指状物连接于该垂直柱状物,并沿着远离该半导体底材之方向沿伸,与该垂直柱状物形成一小于90度之夹角;介电层,形成于该底部电极之上表面;且顶部电极,形成于该介电层之上表面。21.如申请专利范围20项之电容器,其中更包含一堆积层,位于该底部电极与该半导体底材之间,且该堆积层是由绝缘层与氮化层所构成。22.如申请专利范围21项之电容器,其中底部电极由位于该绝缘层与氮化层中之接触孔,连接于半导体底材。23.如申请专利范围第22项之电容器,其中该绝缘层是由氧化矽所构成。24.如申请专利范围第20项之电容器,其中上述之介电层之材料可选择N/O、O/N/O、Ta2o5.BST、PZT或PLZT。25.如申请专利范围第20项之电容器,其中上述之底部电极可为掺杂多晶矽(dopedpolysilicon)、同步掺杂多晶矽(in-situ dopedpolysilicon)、铜、铝、钛、钨、白金或上述之任意组合。26.如申请专利范围第20项之电容器,其中上述之底部电极可为掺杂多晶矽(dopedpolysilicon)、同步掺杂多晶矽(in-situ dopedpolysilicon)、铜、铝、钛、钨、白金或上述之任意组合。27.如申请专利范围第20项之方法,其中上述之复数个指状物与该垂直柱状物之厚度约为300至1000埃。第一图为半导体晶片之截面图,显示根据传统技术在底材上定义电容器其接触孔之步骤;第二图为半导体晶片之截面图,显示根据传统技术在底材上形成电容器其接触孔之步骤;第三图为半导体晶片之截面图,显示根据传统技术形成具有水平指状物之底部电极的步骤;第四图为半导体晶片之截面图,显示根据传统技术在该底部电极上形成介电层及顶部电极之步骤;第五图为半导体晶片之截面图,显示根据本发明在底材上定义电容器其接触孔之步骤;第六图为半导体晶片之截面图,显示根据本发明在底材上形成电容器其接触孔之步骤;第七图为半导体晶片之截面图,显示根据本发明形成多重“Y"型指状底部电极的步骤;第八图为半导体晶片之截面图,显示根据本发明在该底部电极上形成介电层及顶部电极之步骤;以及第九图为实验数据图,显示根据本发明所形成电容与使用传统技术所形成电容其性能之比较。 |
