应用于低速采样保持电路的低漏电模拟开关

摘要

本发明涉及模拟集成电路设计领域，为使S/H电路能够更好的实现采样与保持功能，提高其采样精确程度，减少模拟开关电荷泄漏，进而扩大S/H电路的应用范围，提出一种应用于低速采样保持电路中可实现较低电荷泄漏的模拟开关设计。本发明采用的技术方案是，应用于低速采样保持电路的低漏电模拟开关，由传输门TG1、TG2、TG3及运算放大器组成，传输门TG1、TG2串接，传输门TG2输出端连接运算放大器同相输入端，运算放大器输出端经传输门TG3连接传输门TG2输入端，运算放大器反相输入端与输出端相连。本发明主要应用于模拟集成电路设计制造场合。

主权项

一种应用于低速采样保持电路的低漏电模拟开关，其特征是，由传输门TG1、TG2、TG3及运算放大器组成，传输门TG1、TG2串接，传输门TG2输出端连接运算放大器同相输入端，运算放大器输出端经传输门TG3连接传输门TG2输入端，运算放大器反相输入端与输出端相连。