| 摘要 |
Die Erfindung bezieht sich auf ein Verfahren und eine zugehörige Vorrichtung zum Auffinden einer regelmäßig wiederkehrenden, vordefinierten Bitfolge in einem parallelen Datenstrom. Um die vordefinierte Bitfolge in dem parallelen Datenstrom auch mit einer Auswertelogik auffinden zu können, wird die Wortbreite der Worte des parallelen Datenstroms so eingestellt, daß die Rate der Worte geringer ist als eine erzielbare Verarbeitungsrate der Auswertelogik. Eine definierte Anzahl der Worte wird nachfolgend in einem Register 200 zwischengespeichert und von einer Auswertelogik, die eine Vielzahl von Vergleichern aufweist, auf die gesuchte Bitfolge hin untersucht. Wenn die gesuchte Bitfolge gefunden ist, werden die Grenzen der Worte im Datenstrom an die gesuchte Bitfolge angepaßt. |
