| 主权项 |
1.一种半导体设备之制造装置,其特征为,以形成晶片底座个别层过程之洗涤或膜形成等的多数处理机构31-38构成单位过程群101-105.101'、102'、104',具备沿搬运晶片底座之主经路7串联配置这些多数单位过程群的单位过程群。2.一种半导体设备之制造装置,其特征为,具备连接于搬运晶片底座主经路7之单位过程群,同时此单位过程群101-105.101'、102'、104',系以处理晶片底座之顺序串联配置形成晶片底座个别层过程之洗涤或膜形成等多数的处理机构31-38。3.根据申请专利范围第1项所述之半导体设备之制造装置,其特征为,单位过程群,包含以处理晶片底座之顺序串联配置构成多数处理机构31-38的单位过程群101-105.101'、102'、104'。4.根据申请专利范围第2项所述之半导体设备之制造装置,其特征为,沿搬运晶片底座之主经路7串联配置多数的单位过程群101-105.1Q1'、102'、104'。5.根据申请专利范围第1项所述之半导体设备之制造装置,其特征为,装设从主经路7分歧之分叉经路24,同时从全部处理机构中将特定的处理机构设置于分叉经路上。6.根据申请专利范围第2项所述之半导体设备之制造装置,其特征为,装设从主经路7分歧之分叉经路24,同时从全部处理机构中将特定的处理机构设置于分叉经路上。7.根据申请专利范围第1项所述之半导体设备之制造装置,其特征为,在搬运晶片底座之搬运经路7上保持规定的间隔装设清洁工作台,此清洁工作台6朝上述搬运经路喷出清洁空气,在上述经路7和清洁工作台之间形成清洁空间39。8.根据申请专利范围第2项所述之半导体设备之制造装置,其特征为,在搬运晶片底座之搬运经路7上保持规定的间隔装设清洁工作台,此清洁工作台6朝上述搬运经路喷出清洁空气,在上述经路7和清洁工作台之间形成清洁空间39。9.根据申请专利范围第5项所述之半导体设备之制造装置,其特征为,在搬运晶片底座之搬运经路7上保持规定的间隔装设清洁工作台,此清洁工作台6朝上述搬运经路喷出清洁空气,在上述经路7和清洁工作台之间形成清洁空间39。10.根据申请专利范围第6项所述之半导体设备之制造装置,其特征为,在搬运晶片底座之搬运经路7上保持规定的间隔装设清洁工作台,此清洁工作台6朝上述搬运经路喷出清洁空气,在上述经路7和清洁工作台之间形成清洁空间39。11.根据申请专利范围第1项所述之半导体设备之制造装置,其特征为,具备由主经路7及分叉经路24的一方或双方所成之搬运经路,和由载置晶片底座移动上述搬运经路上的搬运体25所成之搬运机构,和检测本搬运机构所具备的上述搬运体位置之位置检测机构,和视来自此位置检测机构之检测信号,使上述搬运体移动或停止之控制CPU。12.根据申请专利范围第2项所述之半导体设备之制造装置,其特征为,具备由主经路7及分叉经路24的一方或双方所成之搬运经路,和由载置晶片底座移动上述搬运经路上的搬运体25所成之搬运机构,和检测本搬运机构所具备的上述搬运体位置之位置检测机构,和视来自此位置检测机构之检测信号,使上述搬运体移动或停止之控制CPU。13.根据申请专利范围第5项所述之半导体设备之制造装置,其特征为,具备由主经路7及分叉经路24的一方或双方所成之搬运经路,和由载置晶片底座移动上述搬运经路上的搬运体25所成之搬运机构,和检测本搬运机构所具备的上述搬运体位置之位置检测机构,和视来自此位置检测机构之检测信号,使上述搬运体移动或停止之控制CPU。14.根据申请专利范围第6项所述之半导体设备之制造装置,其特征为,具备由主经路7及分叉经路24的一方或双方所成之搬运经路,和由载置晶片底座移动上述搬运经路上的搬运体25所成之搬运机构,和检测本搬运机构所具备的上述搬运体位置之位置检测机构,和视来自此位置检测机构之检测信号,使上述搬运体移动或停止之控制CPU。15.根据申请专利范围第11项所述之半导体设备之制造装置,其特征为,位置检测机构,系由表示沿搬运经路7.24装设位置之位址TD,和读入装设于搬送体上述位址ID26之ID感应器所成,ID感应器将移动中读入之位址ID发射于控制CPU,控制CPU依据发射之位址ID26控制上述搬运体25的移动。16.根据申请专利范围第12项所述之半导体设备之制造装置,其特征为,位置检测机构,系由表示沿搬运经路7.24装设位置之位址TD,和读入装设于搬送体上述位址ID26之ID感应器所成,ID感应器将移动中读入之位址ID发射于控制CPU,控制CPU依据发射之位址ID26控制上述搬运体25的移动。17.根据申请专利范围第13项所述之半导体设备之制造装置,其特征为,位置检测机构,系由表示沿搬运经路7.24装设位置之位址TD,和读入装设于搬送体上述位址ID26之ID感应器所成,ID感应器将移动中读入之位址ID发射于控制CPU,控制CPU依据发射之位址ID26控制上述搬运体25的移动。18.根据申请专利范围第14项所述之半导体设备之制造装置,其特征为,位置检测机构,系由表示沿搬运经路7.24装设位置之位址TD,和读入装设于搬送体上述位址ID26之ID感应器所成,ID感应器将移动中读入之位址ID发射于控制CPU,控制CPU依据发射之位址ID26控制上述搬运体25的移动。19.根据申请专利范围第11项所述之半导体设备之制造装置,其特征为,沿晶片底座之搬运经路装设因应所有品种之单位过程群,由控制CPU在搬运体25的移动过程仅选择必要的单位过程群。20.根据申请专利范围第12项所述之半导体设备之制造装置,其特征为,沿晶片底座之搬运经路装设因应所有品种之单位过程群,由控制CPU在搬运体25的移动过程仅选择必要的单位过程群。21.根据申请专利范围第13项所述之半导体设备之制造装置,其特征为,沿晶片底座之搬运经路装设因应所有品种之单位过程群,由控制CPU在搬运体25的移动过程仅选择必要的单位过程群。22.根据申请专利范围第14项所述之半导体设备之制造装置,其特征为,沿晶片底座之搬运经路装设因应所有品种之单位过程群,由控制CPU在搬运体25的移动过程仅选择必要的单位过程群。23.根据申请专利范围第11项中所述之半导体设备之制造装置,其特征为,具备多数连续较和沿搬运经路7装设的其他处理机构处理能力低之同种处理机构的处理机构群,和装设于沿上述搬运经路因应上述处理机构群部份之回避处27,控制CPU控制移动搬运经路7上之多数搬运体25,同时使将晶片底座搬运于上述处理机构群之搬运体25在上述回避处27停止,以便可将此停止中的搬运体25超前后续搬运体25。24.根据申请专利范围第12项所述之半导体设备之制造装置,其特征为,具备多数连续较和沿搬运经路7装设的其他处理机构处理能力低之同种处理机构的处理机构群,和装设于沿上述搬运经路因应上述处理机构群部份之回避处27,控制CPU控制移动搬运经路7上之多数搬运体25,同时使将晶片底座搬运于上述处理机构群之搬运体25在上述回避处27停止,以便可将此停止中的搬运体25超前后续搬运体25。25.根据申请专利范围第13项所述之半导体设备之制造装装置,其特征为,具备多数连续较和沿搬运经路7装设的其他处理机构处理能力低之同种处理机构的处理机构群,和装设于沿上述搬运经路因应上述处理机构群部份之回避处27,控制CPU控制移动搬运经路7上之多数搬运体25,同时使将晶片底座搬运于上述处理机构群之搬运体25在上述回避处27停止,以便可将此停止中的搬运体25超前后续搬运体25。26.根据申请专利范围第14项所述之半导体设备之制造装装置,其特征为,具备多数连续较和沿搬运经路7装设的其他处理机构处理能力低之同种处理机构的处理机构群,和装设于沿上述搬运经路因应上述处理机构群部份之回避处27,控制CPU控制移动搬运经路7上之多数搬运体25,同时使将晶片底座搬运于上述处理机构群之搬运体25在上述回避处27停止,以便可将此停止中的搬运体25超前后续搬运体25。图式简单说明:第一图系第1实施例之制造装置的概略立体图。第二图系第1实施例之单位过程群的流程图。第三图系表示第1实施例之单位过程群构成的方块图。第四图系表示第2实施例之制造装置概略的方块图。第五图系表示第3实施例之制造装置概略的方块图。第六图系表示第4实施例之制造装置概略的方块图。第七图系表示第5实施例之制造装置概略的方块图。第八图系表示第6实施例之制造装置概略的方块图。第九图系习用例之制造装置的概略图。第十图系习用例之电晶体制造的流程图。第十一图系说明电晶体制造顺序之图,(a)-(j)系以顺序表示制造中状态之图。第十二图系电晶体之剖面图。 |
