| 主权项 |
1.一种允许高速读取记忆体阵列中记忆体单元的自定时预充电感测放大器,包括以下的组合:产生输出电压的预充电装置,用于倾斜上升该记忆体阵列中该记忆体单元所在之行的电压位准;状态控制电路耦合到该预充电装置,用来活化或去活化该预充电装置;以及感测放大器耦合到该预充电装置与该状态控制电路,用以监视该预充电装置的输出电压,并当该输出电压到达该感测放大器所设定能正确读取该记忆体单元所需之最小电压之门槛电压时,向该状态控制电路发出信号,以将该预充电装置去活化。2.根据申请专利范围第1项的自定时预充电感测放大器,进一步包括耦合到该预充电装置与该感测放大器的泄放装置(bleeder device),用以确保由该预充电装置所产生的输出电压不会漂移到该门槛电压位准以下,以读取被程式化的该记忆体单元。3.根据申请专利范围第2项的自定时预充电感测放大器,进一步包括耦合于该感测放大器与该状态控制电路间的滤波电路,用以消除该感测放大器之输出信号的杂讯,当该输出电压到达该感测放大器所设定之门槛电压时,感测放大器对该状态控制电路发出信号,将该预充电装置去活化。4.根据申请专利范围第2项的自定时预充电感测放大器,其中该记忆体阵列是汲极电压敏感的记忆体阵列。5.根据申请专利范围第4项的自定时预充电感测放大器,进一步包括耦合到该记忆体单元、该感测放大器、与该预充电装置的偏压装置,用以控制该汲极敏感记忆体阵列的工作电压。6.根据申请专利范围第5项的自定时预充电感测放大器,其中该偏压装置是具有汲极、闸极、与源极端点的电晶体,其中该汲端点耦合到该预充电装置,该闸端点耦合到偏压电压源,该源端点耦合到该记忆体单元。7.根据申请专利范围第6项的自定时预充电感测放大器,其中该感测放大器包括:具有汲极、闸极、与源极端点的p-通道电晶体,其中p-通道电晶体的该源端点耦合到偏压电压源,该P-通道电晶体的该闸端点耦合到该预充电装置,该P-通道电晶体的该汲端点耦合到该状态控制电路的输入;以及具有汲极、闸极、与源极端点的n-通道电晶体,其中n-通道电晶体的该汲端点耦合到该p-通道电晶体的该汲端点以及耦合到该状态控制电路的该输入,该n-通道电晶体的该闸端点耦合到该偏压装置之该电晶体的该源端点,以及该n-通道电晶体的源端点接地。8.根据申请专利范围第1项的自定时预充电感测放大器,其中该状态控制电路包括:第一逻辑闸具有第一输入耦合到信号线,用以指示何时该记忆体单元要被读取,以及输耦合到该预充电装置;第二逻辑闸具有第一输入耦合到该信号线,用以指示何时该记忆体单元要被读取,以及输出耦合到该第一逻辑闸的第二输入;以及第三逻辑闸具有第一输入耦合到该第二逻辑闸的该输出,第二输入耦合到该感测放大器的输出,当该输出电压到达该感测放大器所设定的门槛电压,该感测放大器对该状态控制电路发出信号以使该预充电装置去活化,以及它的输出耦合到该第二逻辑闸的第二输入。9.根据申请专利范围第8项的自定时预充电感测放大器,其中该第一逻辑闸、第二逻辑闸与第三逻辑闸都是NAND闸。10.一种允许高速读取记忆体阵列中记忆体单元的自定时预充电感测放大器,包括以下的组合:产生输出电压的预充电装置,用于倾斜上升该记忆体阵列中该记忆体单元所在之行的电压位准;状态控制电路耦合到该预充电装置,用来活化或去活化该预充电装置;该状态控制电路包括:第一NADA闸具有第一输入耦合到信号线,用以指示何时该记忆体单元要被读取,以及输出耦合到该预充电装置;第二NADA闸具有第一输入耦合到该信号线,用以指示何时记忆体单元要被读取,以及输出耦合到该第一NADA闸的第二输入;以及第三NADA闸具有第一输入耦合到该第二NADA闸的该输出,第二输入耦合到该感测放大器的输出,当该输出电压到达该感测放大器所设定的门槛电压,该感测放大器对该状态控制电路发出信号以使该预充电装置去活化,以及它的输出耦合到该第二NADA闸的第二输入;感测放大器耦合到该预充电装置与该状态控制电路,用以监视该预充电装置的输出电压,并当该输出电压到达该感测放大器所设定能正确读取该记忆体单元所需之最小电压的门槛电压时,向该状态控制电路发出信号,以将该预充电装置去活化,该感测放大器包括:具有汲极、闸极、与源极端点的P-通道电晶体,其中P-通道电晶体的该源点耦合到偏压电压源,该P-通道电晶体的该汲端点耦合到该状态控制电路的输入;以及具有汲极、闸极、与源极端点的n-通道电晶体,其中n-通道电晶体的该汲端点耦合到该P-通道电晶体的该汲端点以及耦合到该状态控制电路的该输入,该n-通道电晶体的该闸端点耦合到该偏压装置之该电晶体的该源端点,以及该n-通道电晶体的源端点接地;偏压装置耦合到该预充电装置、该感测放大器以及该记忆体单元,用以控制该汲极电压敏感记忆体阵列的工作电压;以及泄放装置耦合到该预充电装置以及该感测放大器,以确保该预充电装置所产生的该输出电压不会漂移到该门槛电压位准以下,以便该记忆体单元被程式化时读取该记忆体单元。11.根据申请专利范围第10项的自定时预充电感测放大器,进一步包括耦合于该感测放大器与该状态控制电路间的滤波电路,用以消除该感测放大器输出信号的杂讯,当该输出电压到达该感测放大器所设定之门槛电压时,感测放大器对该状态控制电路发出信号,将该预充电装置去活化。12.根据申请专利范围第11项的自定时预充电感测放大器,其中该记忆体阵列是汲极电压敏感的记忆体阵列。13.根据申请专利范围第12项的自定时预充电感测放大器,其中该偏压装置是具有汲极、闸极、与源极端点的电晶体,其中该汲端点耦合到该预充电装置,该闸端点耦合到偏压电压源,该源端点耦合到该记忆体单元。14.一种允许高速读取汲极电压敏感记忆体阵列中记忆体单元的自定时预充电感测放大器,包括以下的组合:产生输出电压的预充电装置,用于倾斜上升该记忆体阵列中该记忆体单元所在之行的电压位准;状态控制电路耦合到该预充电装置,用来活化或去活化该预充电装置;感测放大器耦合到该预充电装置与该状态控制电路,用以监视该预充电装置的输出电压,并当该输出电压到达该感测放大器所设定能正确读取该记体单元所需之最小电压之门槛电压时,向该状态控制电路发出信号,以去活化该预充电装置;泄放装置耦合到该预充电装置以及该感测放大器,以确保该预充电装置所产生的该输出电压不会漂移到该门槛电压位准以下,以便该记忆体单元被程式化时读取记忆体单元;偏压装置耦合到该预充电装置、该感测放大器以及该记忆体单元,用以控制该汲极电压敏感记忆体阵列的工作电压,其中该偏压装置是具有汲极、闸极、与源极端点的电晶体,其中该汲端点耦合到该预充电装置,该闸端点耦合到偏压电压源,该源端点耦合到该记忆体单元。15.根据申请专利范围第14项的自定时预充电感测放大器,进一步包括耦合于该感测放大器与该状态控制电路间的滤波电路,用以消除该感测放大器输出信号的杂讯,当该输出电压到达该感测放大器所设定的门槛电压时,感测放大器对该状态控制电路发出信号,将该预充电装置去活化。16.根据申请专利范围第14项的自定预充电感测放大器,其中该感测放大器包括:具有汲极、闸极、与源极端点的P-通道电晶体,其中P-通道电晶体的该源端点耦合到偏压电压源,该P-通道电晶体的该闸端点耦合到该预充电装置,该P-通道电晶体的该汲端点耦合到该状态控制电路的输入;以及具有汲极、闸极、与源极端点的n-通道电晶体,其中n-通道电晶体的该汲端点耦合到该P-通道电晶体的该汲端点以及耦合到该状态控制电路的该输入,该n-通道电晶体的该闸端点耦合到该偏压装置之该电晶体的该源端点,以及该n-通道电晶体的源端点接地。17.根据申请专利范围第14项的自定时预充电感测放大器,其中该状态控制电路包括:第一逻辑闸具有第一输入耦合到信号线,用以指示何时该记忆体单元要被读取,以及输出藕合到该预充电装置;第二逻辑闸具有第一输入耦合到该信号线,用以指示何时该记忆体单元要被读取,以及输出耦合到该第一逻辑闸的第二输入;以及第三逻辑闸具有第一输入耦合到该第二逻辑闸的该输出,第二输入耦合到该感测放大器的输出,当该输出电压到达该感测放大器所设定的门槛电压,该感测放大器对该状态控制电路发出信号以使该预充电装置去活化,以及它的输出耦合到该第二逻辑闸的第二输入。18.根据申请专利范围第16项的自定时预充电感测放大器,其中该第一逻辑闸、第二逻辑闸与第三逻辑闸都是NAND闸。图式简单说明:第一图是用来读取与程式记忆体阵列中记忆体单元之架构的简化功能方块图。第二图是本发明之自定时预充电感测放大器的简化电路设计图。 |
