| 主权项 |
1.一种形成平面罩幕唯读记忆体之位元绝缘区域的方法,至少包含:提供一半导体基材;形成一氧化层在该半导体基材的表面;定义一光阻罩幕,覆盖在该氧化层的表面,以定义该罩幕唯读记忆体的源汲极区域;进行第一次离子布植制程,在该半导体基材的该源汲极区域之中,形成埋藏式N型区域;以及进行第二次离子布植制程,利用该光阻罩幕为离子布植罩幕,掺杂P型导电性杂质至该埋藏式N型区域下方的该半导体基材之中,形成该平面罩幕唯读记忆体的绝缘区域。2.如申请专利范围第1项所述之方法,其中该第二次离子布植制程的能量强度系介于100到140KeV之间,布植剂量系介于1E13到1.5E13/cm2之间。3.如申请专利范围第1项所述之方法,其中在该第一次离子布植制程所使用的导电杂质系选自砷离子与磷离子所组成群组的其中之一。4.如申请专利范围第1项所述之方法,其中在该第二次离子布植制程所使用的导电杂质为硼离子。5.如申请专利范围第1项所述之方法,其中该平面罩幕唯读记忆体为使用N型通道的唯读记忆体。6.一种形成平面罩幕唯读记忆体的方法,至少包含:提供一半导体基材;形成一氧化层在该半导体基材的表面;定义一光阻罩幕,覆盖在该氧化层的表面,以定义该罩幕唯读记忆体的源汲极区域;进行第一次离子布植制程,在该半导体基材的该源汲极区域之中,形成埋藏式N型区域;进行第二次离子布植制程,利用该光阻罩幕为离子布植罩幕,掺杂导电性杂质至该埋藏式N型区域下方的该半导体基材之中,形成该平面罩幕唯读记忆体的绝缘区域;形成一复晶矽层至该氧化层之上;以及蚀刻该复晶矽层,形成复晶矽闸极,为该平面罩幕唯读记忆体的闸极结构,覆盖在该埋藏式N型区域之间的该半导体基材的表面。7.如申请专利范围第6项所述之方法,其中该第二次离子布植制程的能量强度系介于100到140KeV之间,布植剂量系介于1E13到1.5E13/cm2之间。8.如申请专利范围第6项所述之方法,其中在该第一次离子布植制程所使用的导电杂质系选自砷离子与磷离子所组成群组的其中之一。9.如申请专利范围第6项所述之方法,其中在该第二次离子布植制程所使用的导电杂质为硼离子。10.如申请专利范围第6项所述之方法,其中该平面罩幕唯读记忆体为使用N型通道的唯读记忆体。图式简单说明:第一图系显示习知技术之半导体基材的剖面示意图,在半导体基材的表面定义光阻罩幕,在半导体基材之中形成N型埋藏式源汲极区域;第二图系显示习知技术之半导体基材的剖面示意图,在半导体基材的表面定义一光阻图案,露出记忆体的位元区域,并进行一离子布植制程,在半导体基材中形成位元绝缘区域;第三图系显示习知技术之半导体基材的剖面示意图,在半导体基材的表面形成一氧化层;第四图系显示习知技术之半导体基材的剖面示意图,在氧化层的表面覆盖一复晶矽层,利用微影与蚀刻制程,定义罩幕唯读记忆体的闸极结构;第五图系显示本发明之半导体基材的剖面示意图,在半导体基材的表面覆盖二氧化矽层;第六图系显示本发明之半导体基材的剖面示意图,在半导体基材的表面定义一光阻图案,对半导体基材进行离子布植制程,形成埋藏式源汲极区域;第七图系显示本发明之半导体基材的剖面示意图,使用与第六图相同的光阻罩幕,对半导体基材进行离子布植制程,形成罩幕唯读记忆体的位元绝缘区域;以及第八图系显示本发明之半导体基材的剖面示意图,在氧化矽层的表面覆盖一复晶矽层,利用蚀刻与微影技术,在半导体基材的表面形成闸极结构。 |
