发明名称 MOS型半导体装置及其制造方法
摘要 一种MOS型半导体装置包含一闸绝缘膜、一第一闸电极、一阻绝层及一第二闸电极。该闸绝缘膜形成在一矽基板上。第一闸电极是形成在该闸绝缘膜上。而阻绝层则形成在该第一闸电极上以便防止第一闸电极的矽化。第二闸电极是形成且矽化在阻绝层上。一制造此MOS型半导体装置的方法也在此揭露。
申请公布号 TW434830 申请公布日期 2001.05.16
申请号 TW087116043 申请日期 1998.09.25
申请人 电气股份有限公司 发明人 上田岳洋
分类号 H01L21/822 主分类号 H01L21/822
代理机构 代理人 周良谋 新竹巿东大路一段一一八号十楼;周良吉 台北市长春路二十号三楼
主权项 1.一种MOS型半导体装置,包含:一闸绝缘膜,形成在一矽基板上;一第一闸电极,形成于该闸绝缘膜上;一阻绝层,形成在该第一闸电极上以便防止该第一闸电极的矽化;以及一第二闸电极,在该阻绝层上形成并矽化。2.如申请专利范围第1项的MOS型半导体装置,其中该第一闸电极层是自包含多晶矽、非晶矽、掺磷多晶矽及掺磷非晶矽的族群中所选择之一种而制成。3.如申请专利范围第1项的MOS型半导体装置,其中该第二闸电极层,是自包含多晶矽、非晶矽、掺磷多晶矽及掺磷非晶矽的族群中选择一种而制成,且该第二闸电极层是藉由和一耐火金属进行矽化而形成的。4.如申请专利范围第3项的MOS型半导体装置,其中该耐火金属,是自包含钛、钴、铂及钼的元素的族群中选择一种而制成的。5.如申请专利范围第1项的MOS型半导体装置,其中该阻绝层,是由具有厚度约为1nm的氧化膜或氮化膜所形成的。6.如申请专利范围第1项的MOS型半导体装置,其中该装置还包含:由一绝缘材料所形成之一侧壁,形成在该第一闸电极的至少一侧壁之上;一对微量掺杂层,在该矽基板上形成并以该第一闸电极之两侧之侧壁为光罩;及一对大量掺杂层,分别连接于该微量掺杂层之外侧及该矽基板表面;且该MOS型半导体装置具有一LDD(微量掺杂汲极)结构。7.一种MOS型半导体装置之制造方法,包含如下步骤:在矽基板上形成一闸绝缘膜;于该闸绝缘膜上形成一第一闸电极;在该第一闸电极上形成一阻绝层以防止该第一闸电极的矽化;在该阻绝层上形成一第二闸电极;在该第二闸电极上形成一耐火金属层;并且促使该第二闸电极和该耐火金属彼此起反应,而形成一矽化物闸电极。8.如专利申请范围第7项之MOS型半导体装置之制造方法,其中该第一闸电极层是自包含多晶矽、非晶矽、掺磷多晶矽及掺磷非晶矽的族群中所选择之一种而制成。9.如专利申请范围第7项之MOS型半导体装置之制造方法,其中该第二闸电极层,是自包含多晶矽、非晶矽、掺磷多晶矽及掺磷非晶矽的族群中所选择之一种而制成。10.如专利申请范围第7项之MOS型半导体装置之制造方法,其中该耐火金属是自包含钛、钴、铂及钼的元素的族群中选择一种而制成的。11.如专利申请范围第7项之MOS型半导体装置之制造方法,其中该阻绝层是由具有厚度约为1nm的氧化膜或氮化膜所形成的。图式简单说明:第一图A和第一图B为一显示根据本发明一个实施例的一MOS电晶体之剖视图。第二图A到第二图L分别为显示在制造如第一图A及第一图B中之MOS电晶体之步骤的剖视图;第三图为一个显示当阻绝层形成时N-ch闸极长度与薄层电阻之间的关联图;第四图为一个显示当阻绝层未形成时N-ch闸极长度与薄层电阻之间的关联图;第五图为一个显示当阻绝层形成时P-ch闸极长度与薄层电阻之间的关联图;第六图为一个显示当阻绝层形成时P-ch闸极长度与薄层电阻之间的关联;第七图A到第七图B为一个显示MOS电晶体之剖视图。
地址 日本