| 主权项 |
1.一种用以于金属氧化物半导体(MOS)电晶体的制造中形成短且非对称通道区域的方法,其中该金属氧化物半导体(MOS)系选自含有n型金属氧化物半导体(NMOS)及P型金属氧化物半导体(PMOS)电晶体之群体,包含步骤有;a)隔离一个矽区域,由该处陆续形成源极、汲极、和位于源极与汲极之间的通道区域,并掺杂该区域;b)形成闸极电极,覆盖于矽区域之上,闸极电极具有自源极延伸至汲极的长度,和接合源极和汲极的垂直侧壁;以及c)以界定自邻接源极之闸极电极垂直侧壁的预定角度布植掺杂剂离子,进入位于闸极下方的矽区域,以形成具有小于闸极长度之长度的通道区域,通道区域自连接源极之闸极电极下方垂直侧壁向汲极延伸,由此,短通道长度的形成使电晶体切换速度最大化。2.如申请专利范围第1项之方法,其中步骤a)的掺杂包括以第一掺杂密度布植第一掺杂剂离子,其中步骤c)包括以第二离子剂量和第二离子能阶布植第二掺杂剂,并包括接着步骤c)的进一步步骤:d)以第三离子剂量和第三离子能阶布植第三掺杂剂,以形成源极和汲极区域;e)沉积氧化物层于电晶体的源极、汲极、和闸极区域之上;f)形成接触孔洞,穿透过步骤e)中所沉积的氧化物,而到达源极、汲极、和闸极区域;以及g)沉积金属于接触孔洞中,形成独立的电气连接至源极、汲极、和闸极。3.如申请专利范围第1项之方法,其在步骤b)之后包含额外的步骤;h)罩遮汲极区域以防止步骤c)期间的掺杂剂离子布植。4.如申请专利范围第1项之方法,其中步骤c)包括使用自接合源极之闸极电极垂直侧壁起,在30和70间之范围内的离子布植角度。5.如申请专利范围第4项之方法,其中离子布植角度是约略60。6.如申请专利范围第2项之方法,其中MOS电晶体是NMOS电晶体,且其中步骤a)包括选自含有磷和砷之群体的第一掺杂剂,且其中第一掺杂密度在11015和11017/立方厘米之间的范围内,由此而形成n掺杂矽区域。7.如申请专利范围第6项之方法,其中步骤c)包括选自含有硼和BF2之群体的第二掺杂剂,其中第二离子剂量是在11013和11014/平方厘米之间的范围内,其中当第二掺杂剂是硼时,第二离子能阶位于2千电子伏特和30千电子伏特之间的范围内,且其中当第二掺杂剂是BF2时,第二离子能阶位于10千电子伏特和150千电子伏特之间的范围内,由此而形成短的p通道区域。8.如申请专利范围第7项之方法,其中步骤d)包括选自含有磷和砷之群体的第三掺杂剂,其中第三离子剂量是在11015和11016/平方厘米之间的范围内,其中当第三掺杂剂是磷时,第三离子能阶位于5千电子伏特和20千电子伏特之间的范围内,且其中当第三掺杂剂是砷时,第三离子能阶位于10千电子伏特和40千电子伏特之间的范围内,由此而形成n+源极和汲极区域。9.如申请专利范围第2项之方法,其中MOS电晶体是PMOS电晶体,且其中步骤a)包括以在11015和11017/立方厘米间之范围内的第一掺杂密度,使用硼作为第一掺杂剂,由此而形成p掺杂矽区域。10.如申请专利范围第9项之方法,其中步骤c)包括选自含有磷和砷之群体的第二掺杂剂,其中第二离子剂量是在11013和11014/平方厘米之间的范围内,其中当第二掺杂剂是磷时,第二离子能阶位于10千电子伏特和100千电子伏特之间的范围内,且其中当第二掺杂剂是砷时,第二离子能阶位于20千电子伏特和200千电子伏特之间的范围内,由此而形成短的n通道区域。11.如申请专利范围第10项之方法,其中步骤d)包括选自含有BF2和硼之群体的第三掺杂剂,其中第三离子剂量是在11015和11016/平方厘米之间的范围内,其中当第三掺杂剂是BF2时,第三离子能阶位于10千电子伏特和50千电子伏特之间的范围内,且其中当第三掺杂剂是硼时,第三离子能阶位于2千电子伏特和10千电子伏特之间的范围内,由此而形成p+源极和汲极区域。12.如申请专利范围第1项之方法,其中步骤a)包括自含有块体矽和SIMOX的群体,形成要加以掺杂的矽区域。13.如申请专利范围第1项之方法,包括接着步骤c)的进一步步骤:i)加热电晶体至850和1100℃间之范围内的温度,持续30分钟和60分钟间之范围内的时间,以扩散在步骤c)中所布植的掺杂剂,当布植角度是浅的时候,由此而形成非对称通道。14.如申请专利范围第1项之方法,其中步骤b)包括形成具有小于约略0.5微米之长度的闸极电极。15.一种在闸极电极下方形成短长度且非对称通道区域之方法,在MOS电晶体的制造中,其具有隔离之矽区域以形成源极、汲极、和覆盖矽区域的闸极电极,闸极电极具有自源极延伸至汲极的长度和接合源极与汲极的垂直侧壁,此种方法包含步骤有:a)选择一角度,自邻接源极区域的闸极电极垂直侧壁界定起;b)以步骤a)中所界定的角度布植掺杂剂离子,进入位于闸极电极下方,邻接源极的矽区域,以形成具有小于闸极电极长度之长度的通道区域,通道区域长度自邻接源极区域之闸极电极垂直侧壁下方向汲极区域延伸,由此,短通道长度使电晶体切换速度最大化。16.如申请专利范围第15项之方法,其中步骤a)包括选择一自接合源极之闸极电极垂直侧壁起,在30和70间之范围内的角度。17.一种具有短且非对称通道区域之n型金属氧化半导体(NMOS)电晶体,其包含;一包括n+源极和n+汲极的隔离矽区域;一覆盖该矽区域的闸极电极,其具有自该源极延伸至该汲极的长度,并包括接合该源极和汲极的垂直侧壁;一具有小于该闸极长度之通道长度的p矽通道,位于该闸极下方并自接合该源极之该闸极电极垂直侧壁下方,向该汲极延伸;一在该闸极下方延伸的n矽汲极延伸区域,自该p通道区域至该汲极,由此,短p通道区域形成于该源极和汲极之间以使汲极电容最小化。18.如申请专利范围第17项之NMOS电晶体,其中该源极、汲极、通道、和汲极延伸区域形成于选自含有块体矽和SIMOX之群体的矽上。19.如申请专利范围第17项之NMOS电晶体,其中该闸极电极长度小于约略0.5微米。20.一种具有短且非对称通道区域之P型金属氧化半导体(PMOS)电晶体,其包含;一包括p+源极和p+汲极的隔离矽区域;一覆盖该矽区域的闸极电极,其具有自该源极延伸至该汲极的长度,并包括接合该源极和汲极的垂直侧壁;一具有小于该闸极长度之通道长度的n矽通道,位于该闸极下方并自接合该源极之该闸极电极垂直侧壁下方,向该汲极延伸;一在该闸极下方,自该n通道区域延伸至该汲极的p矽汲极延伸区域,由此,短n通道区域形成于该源极和汲极之间以使汲极电容最小化。21.如申请专利范围第20项之PMOS电晶体,其中该源极、汲极、通道、和汲极延伸区域形成于选自含有块体矽和SIMOX之群体的矽上。22.如申请专利范围第20项之PMOS电晶体,其中该闸极电极长度小于约略0.5微米。23.一种具有非对称且短通道区域的金属氧化半导体(MOS)电晶体,其中该金属氧化半导体(M05)电晶体选自含有n型金属氧化半导体(NMOS)和P型金属氧化半导体(PMOS)电晶体之群体,该金属氧化半导体(MOS)电晶体包含;一包括源极和汲极的隔离矽区域;一覆盖该矽区域的闸极电极,其具有自该源极延伸至该汲极的长度,并包括接合该源极和汲极的垂直侧壁;一具有小于该闸极长度之通道长度的矽通道区域,位于该闸极下方并自接合该源极之该闸极电极垂直侧壁下方,向该汲极延伸,该通道区域藉由以界定自邻接该源极之该闸极电极垂直侧壁的预定角度,将掺杂剂离子布植进入该通道区域而形成;一在该闸极下方,自该通道区域延伸至该汲极的矽汲极延伸区域,由此,短通道区域形成于该源极和汲极之间以使汲极电容最小化。24.如申请专利范围第23项之MOS电晶体,其更包含:一氧化物层,位于电晶体的该源极、汲极、和闸极区域之上,具有接触孔洞穿透过该氧化物而到达该源极、汲极、和闸极电极;以及位于该接触孔洞的金属,以形成独立的电气连接至该源极、汲极、和闸极,由此,电晶体与其它电气电路形成界面。25.如申请专利范围第23项之MOS电晶体,其中MOS电晶体是一NMOS电晶体,其中该通道区域藉由布植选自含有硼和BF2之群体的掺杂剂而形成,其中离子剂量是在11013和11014/平方厘米之间的范围内,其中当该掺杂剂是硼时,离子能阶位于2千电子伏特和30千电子伏特之间的范围内,且其中当该掺杂剂是BF2时,离子能阶位于10千电子伏特和150千电子伏特之间的范围内,由此而形成短的p通道区域。26.如申请专利范围第23项之MOS电晶体,其中该汲极区域在形成该通道区域的斜角离子布植期间予以罩遮,以防止掺杂剂离子的布植进入该汲极。27.如申请专利范围第23项之MOS电晶体,其中该离子布植角度是在自接合该源极之该闸极电极之该垂直侧壁起30和70之间的范围内。28.如申请专利范围第27项之MOS电晶体,其中该角度是约略60。29.如申请专利范围第23项之MOS电晶体,其中MOS电晶体是一PMOS电晶体,其中该通道区域藉由布植选自含有磷和砷之群体的掺杂剂而形成,其中离子剂量是在11013和11014/平方厘米之间的范围内,其中当该掺杂剂是磷时,离子能阶位于10千电子伏特和100千电子伏特之间的范围内,且其中当该掺杂剂是砷时,离子能阶位于20千电子伏特和200千电子伏特之间的范围内,由此而形成短的n通道区域。30.如申请专利范围第23项之MOS电晶体,其中该源极、汲极、通道、和汲极延伸区域形成于选自含有块体矽和SIMOX之群体的矽上。31.如申请专利范围第23项之MOS电晶体,其中该通道区域藉由加热电晶体至850和1100℃间之范围内的温度,持续30分钟和60分钟间之范围内的时间,以扩散布植的掺杂剂而形成,当离子布植角度是浅的时候,由此,该非对称通道区域形成。图式简单说明:第一图-第三图是完成MOS电晶体(先前技艺)之步骤的部分横断面视图。第四图是具有非对称、短通道区域之NMOS电晶体的部分横断面视图。第五图是具有短、非对称通道区域之PMOS电晶体的部分横断面视图。第六图-第十图是形成具有短、非对称通道区域之已完成MOS电晶体40之步骤的部分横断面视图。第十一图是图示在MOS电晶体制造中形成短、非对称通道区域之方法之步骤的流程图。第十二图是第十一图之流程图的更详细描述,图示形成短、非对称通道区域的本发明方法。 |
