| 摘要 |
<p>본 발명은 SRAM 메모리 소자의 리페어 회로에 있어서, 비트 페일이 발생했을 때 스탠 바이 전류에 의한 전력 소모를 줄이고, 칩 크기를 줄일 수 있는 리페어 회로에 관한 것이다. 본 발명은 프리차아지 신호와 페일이 발생한 메모리 셀을 치환하기 위한 제어 신호를 이용하여 스탠바이 전류의 흐름을 차단함으로써 전력 소모를 줄이는 메모리 소자의 리페어 회로에 있어서, SRAM 메모리 셀의 비트 라인과 비트 바 라인을 프리차아지 시켜주기 위한 프리차아지 수단과 메모리 셀에 페일이 발생한 경우에 상기 프리차아지 수단의 동작을 차단하기 위한 제어부를 포함한다.</p> |
