| 主权项 |
1.一种半导体积体电路装置之制造方法,其特征在于:在设于半导体区域上部的光阻膜形成具有多数直线部、端部及L字部或T字部的开口图案之际,藉由使用包含第一光罩:具有使其与上述图案的上述端部及L字部或T字部对应的第一透光部;及,第二光罩:具有使其与上述图案的上述直线部对应的第二透光部的两片光罩,对于上述光阻膜多重投影曝光,形成上述开口图案者。2.如申请专利范围第1项之半导体积体电路装置之制造方法,其中上述开口图案的上述多数直线部、端部及L字部或T字部以离其他直线部或端部0.15m以下的间隔邻接配置,上述第一光罩和上述第二光罩之至少任一光罩为移相光罩。3.如申请专利范围第2项之半导体积体电路装置之制造方法,其中藉由使上述第一光罩和第二光罩以KrF准分子电射光、ArF准分子雷射光或F2雷射光多重曝光,在上述光阻膜形成上述开口图案。4.一种半导体积体电路装置之制造方法,其特征在于:在半导体区域上部设置光阻膜,藉由使用包含第一移相光罩:具有使其与上述图案的上述端部及L字部或T字部对应的第一透光部;及,第二移相光罩:具有使其与上述图案的上述直线部对应的第二透光部的两片光罩的多重投影曝光,在上述光阻膜形成邻接间隔0.15m以下且具有多数直线部、端部及L字部或T字部的图案者。5.一种半导体积体电路装置之制造方法,其特征在于:在设于半导体区域上部的感光性构件形成纵横方向走向的电路图案之际,藉由以第一移相光罩:具有与在上述电路图案纵方向互相接近而并行的图案和在横方向互相接近而并行的图案两方对应的透光部;及,第二移相光罩:具有与上述电路图案的前端部、角部或纵横交叉部之任一部分对应的透光部在上述感光性构件使用投影光学系统多重曝光,形成上述电路图案者。6.一种半导体积体电路装置之制造方法,其特征在于:藉由使用具有电路图案的光罩在感光性基板上投影曝光,在上述基板上形成图案之际,使用第一移相光罩和第二移相光罩多重投影曝光,该第一移相光罩包含第一相位矛盾解除用光罩图案:与构成在预定距离之内有邻接图案的线图案末端部附近的第一可能相位矛盾区域的图案区域对应而形成光罩透光部;及,第二相位矛盾解除用光罩图案:与构成在纵方向延伸的线图案和在横方向延伸的线图案交点附近的第二可能相位矛盾区域的图案区域对应而形成光罩透光部;该第二移相光罩包含互补图案:藉由和上述第一及第二相位矛盾解除用光罩图案共同在上述感光性基板上多重曝光,形成上述预定电路图案者。7.如申请专利范围第6项之半导体积体电路装置之制造方法,其中上述电路图案存在于预定晶格上,上述第一及第二相位矛盾解除用光罩图案存在于上述晶格之晶格点上。8.一种光罩之制作方法,其特征在于:藉由将以电路图案为透光图案的光罩透过投影光学系统投影到形成于基板上部的光阻膜,制作为了在上述基板上形成上述电路图案的光罩之际,(1)平行配置的透光图案间的距离在预定距离以内接近时,在上述两个透光图案间如互相反转所投影的光相位般地设定上述透光图案的相位,(2)在根据此指定相位的多数透光图案,应互相分离的同相位的透光图案在预定距离以内接近时,抽出上述接近的部分及其附近的图案记忆作为第一相位矛盾区域资讯,另一方面应连续的图案由有不同相位的多数透光图案构成时,抽出有上述不同相位的多数透光图案重叠的部分或接触的部分及其附近的图案记忆作为第二相位矛盾区域资讯,(3)使用上述第一及第二相位矛盾区域资讯,与符合的各区域对应.产生为了解除相位矛盾的相位矛盾解除用图案,(4)藉由和上述相位矛盾解除用图案共同在一个感光性基板上多重曝光,产生为了形成所希望电路图案的互补图案,(5)制作含有上述相位矛盾解除图案的第一移相光罩和含有上述互补图案的第二移相光罩者。9.如申请专利范围第8项之光罩之制作方法,其中对于上述第一相位矛盾区域的相位矛盾解除用图案,系对于隔着应分离的多数同相位透光图案间的空间区域的一对区域互相配置反相位的移相图案。10.如申请专利范围第8项之光罩之制作方法,其中对于上述第二相位矛盾区域的相位矛盾解除用图案在应连接的多数反相位透光图案的连接位置或重叠的区域有透光部。11.一种光罩之制作方法,其特征在于:藉由将以电路图案为透光图案的光罩透过投影光学系统投影到形成于基板上的光阻膜,制作为了在上述基板上形成电路图案的光罩之际,(1)抽出在预定距离以内有邻接图案的线图案末端部附近的图案记忆作为第一可能相位矛盾区域资讯,抽出在纵方向延伸的线图案和在横方向延伸的线图案交点附近的图案记忆作为第二可能相位矛盾区域资讯,(2)使用上述第一及第二可能相位矛盾区域资讯,与符合的各区域对应,产生为了解除相位矛盾的相位矛盾解除用图案,(3)藉由和上述相位矛盾解除用图案共同在同一感光性基板上多重曝光,产生为了形成所希望电路图案的互补图案,(4)制作含有上述相位矛盾解除图案的第一移相光罩和含有上述互补图案的第二相位光罩者。12.如申请专利范围第11项之光罩之制作方法,其中对于上述第一可能相位矛盾区域的相位矛盾解除用图案,系对于隔着上述线图案末端部的空间区域的一对区域互相配置反相位的移相图案。13.如申请专利范围第12项之光罩之制作方法,其中对于上述第二可能相位矛盾区域的相位矛盾解除用图案含有配置于上述线图案交点部的透光部。14.如申请专利范围第11.12或13项之任一项之光罩之制作方法,其中上述电路图案存在于预定晶格上,上述第一及第二相位矛盾解除用图案存在于上述晶格之晶格点上。图式简单说明:第一图(a)第一图(b)为模式显示成为本发明适用对象的配线图案的平面图。第二图为说明本发明课题和本发明第一原理的图案平面图。第三图说明本发明课题和本发明第二原理的图案平面图。第四图(a)第四图(b)第四图(c)为说明本发明另外其他课题和原理的图案平面图。第五图为显示本发明另外原理之图案平面图。第六图为显示将本发明适用于复杂图案时的图案平面图。第七图为模式显示成为本发明适用对象的复杂配线图案的平面图。第八图为显示将本发明适用于一般图案时的程序的流程图。第九图为显示将本发明适用于一般图案时的效果的模式图。第十图(a)第十图(b)为显示将本发明适用于一般图案时的课题的模式图。第十一图为显示将本发明适用于一般图案时的解决法的模式图。第十二图(a)第十二图(b)为显示将本发明适用于一般图案时的另外课题的模式图。第十三图(a)第十三图(b)为显示将本发明适用于一般图案时的另外课题的模式图。第十四图(a)第十四图(b)第十四图(c)为显示可适用于本发明的图案修正机构各种例的模式图。第十五图(a)第十五图(b)第十五图(c)为显示可适用于本发明的图案修正机构另外各种例的模式图。第十六图为显示将本发明适用于一般图案时的另外课题的模式图。第十七图为显示本发明另外课题的一个解决方法的模式图。第十八图(a)第十八图(b)第十八图(c)为显示本发明另外课题的其他解决方法的模式图。第十九图为显示本发明另外课题及其解决方法的模式图。第二十图为显示本发明另外课题及其解决方法的模式图。第二十一图为显示本发明另外的图案修正机构一例的模式图。第二十二图(a)-第二十二图(f)为显示根据本发明实施例的半导体积体电路装置制程的制程别要部截面图。第二十三图为显示根据本发明实施例的电极配线图案特性一例的特性图,第二十四图(a)第二十四图(b)为显示根据本发明其他实施例的曝光装置的模式图,第二十五图(a)-第二十五图(d)为显示根据本发明实施例的半导体积体电路装置制程的制程别要部截面图。第二十六图为显示根据本发明的图案产生演算法一例的模式图。第二十七图为显示根据本发明的图案产生演算法另外例的模式图。第二十八图(a)第二十八图(b)为说明由本发明所形成的逻辑闸电路部的效果的要部平面图。第二十九图为说明习知法课题的模式图案平面图。第三十图(a)第三十图(b)为显示习知法课题的模式图案平面图。 |
