| 主权项 |
1.一种半导体元件之金属矽化物层的形成方法,该方法至少包含下列步骤:提供一半导体底材,其中该半导体底材具有一闸极、一轻掺杂汲极区与一源极/汲极区;形成并覆盖一离子阻障层于该半导体底材及其该闸极上,以保护该源极/汲极区;对该离子阻障层进行回蚀刻以曝露出该闸极之表面;形成一非晶系化区于该闸极之表面上;移除该离子阻障层;与分别形成一金属矽化物层于该闸极之该非晶系化区与该半导体底材之源极/汲极区上。2.如申请专利范围第1项所述之形成方法,其中上述之半导体底材具有第一导电性。3.如申请专利范围第1项所述之形成方法,其中上述之轻掺杂汲极区至少包含一第二导电性之掺质。4.如申请专利范围第1项所述之形成方法,其中上述之源极/汲极区至少包含一第二导电性之掺质。5.如申请专利范围第1项所述之形成方法,其中上述之离子阻障层的形成系藉由沉积法形成。6.如申请专利范围第1项所述之形成方法,其中上述之离子阻障层的材质至少包含一光阻材质。7.如申请专利范围第1项所述之形成方法,其中上述之非晶系化区的形成至少包含一预先非晶系化制程。8.如申请专利范围第7项所述之形成方法,其中上述之预先非晶系化制程至少包含一第一导电性之掺质。9.如申请专利范围第1项所述之形成方法,其中上述之金属矽化物层的形成至少包含一自行对准金属矽化物制程。10.一种半导体元件之金属矽化物层的形成方法,该方法至少包含下列步骤:提供一半导体底材;形成一多晶矽层于该半导体底材上;定义一光阻层于该多晶矽层上;藉由该光阻层当成一蚀刻罩幕,并蚀刻该多晶矽层以形成一闸极;移除该光阻层;形成一轻掺杂汲极区于该半导体底材中;形成并覆盖一离子阻障层于该半导体底材与该闸极上,以保护该轻掺杂汲极区;对该离子阻障层进行回蚀刻以曝露出该闸极之表面;形成一非晶系化区于该闸极之表面上;蚀刻该离子阻障层以分别于该闸极之两侧壁上形成两间隙壁;形成一源极/汲极区于该半导体底材中;与分别形成一金属矽化物层于该闸极之非晶系化区与该源极/汲极区上。11.如申请专利范围第10项所述之形成方法,其中上述之半导体底材具有第一导电性。12.如申请专利范围第10项所述之形成方法,其中上述之轻掺杂汲极区至少包含一第二导电性之掺质。13.如申请专利范围第10项所述之形成方法,其中上述之离子阻障层的形成系藉由沉积法形成。14.如申请专利范围第10项所述之形成方法,其中上述之离子阻障层的材质系为间隙壁之材质。15.如申请专利范围第10项所述之形成方法,其中上述之非晶系化区的形成至少包含一预先非晶系化制程。16.如申请专利范围第15项所述之形成方法,其中上述之预先非晶系化制程至少包含一第一导电性之掺质。17.如申请专利范围第10项所述之形成方法,其中上述之间隙壁的形成系为一非等向性蚀刻制程。18.如申请专利范围第10项所述之形成方法,其中上述之源极/汲极区至少包含一第二导电性之掺质。19.如申请专利范围第10项所述之形成方法,其中上述之金属矽化物层的形成至少包含一自行对准金属矽化物制程。20.一种半导体元件之金属矽化物层的形成方法,该方法至少包含下列步骤:提供一具有一隔离区、一第一导电性之井区与一第二导电性之井区之半导体底材,其中该第一导电性之井区至少包含一第一轻掺杂汲极区、一第一源极/汲极区及一第一闸极与该第二导电性之井区至少包含一第二轻掺杂汲极区、一第二源极/汲极区及一第二闸极;形成并覆盖一离子阻障层于该第一导电性之井区及其该第一闸极与该第二导电性之井区及其该第二闸极上,以保护该第一源极/汲极区与该第二源极/汲极区;对该离子阻障层进行回蚀刻以曝露出该第一闸极与该第二闸极之表面;分别形成一第一非晶系化区于该第一闸极与一第二非晶系化区于该第二闸极之表面上;移除该离子阻障层;与分别形成一金属矽化物层于该第一源极/汲极区及其该第一闸极之该第一非晶系化区与该第二源极/汲极区及其该第二闸极之该第二非晶矽系化区上。21.如申请专利范围第20项所述之形成方法,其中上述之第一轻掺杂汲极区至少包含一第二导电性之掺质。22.如申请专利范围第20项所述之形成方法,其中上述之第二轻掺杂汲极区至少包含一第一导电性之掺质。23.如申请专利范围第20项所述之形成方法,其中上述之第一源极/汲极区至少包含一第二导电性之掺质。24.如申请专利范围第20项所述之形成方法,其中上述之第二源极/汲极区至少包含一第一导电性之掺质。25.如申请专利范围第20项所述之形成方法,其中上述之离子阻障层的形成系藉由沉积法形成。26.如申请专利范围第20项所述之形成方法,其中上述之离子阻障层的材质至少包含一光阻材质。27.如申请专利范围第20项所述之形成方法,其中上述之第一非晶系化区的形成至少包含一预先非晶系化制程。28.如申请专利范围第20项所述之形成方法,其中上述之第二非晶系化区的形成至少包含一预先非晶系化制程。29.如申请专利范围第27项所述之形成方法,其中上述之预先非晶系化制程至少包含一第一导电性之掺质。30.如申请专利范围第28项所述之形成方法,其中上述之预先非晶系化制程至少包含一第一导电性之掺质。31.如申请专利范围第20项所述之形成方法,其中上述之金属矽化物层的形成至少包含一自行对准金属矽化物制程。32.一种半导体元件之金属矽化物层的形成方法,该方法至少包含下列步骤:提供一半导体底材,其中该半导体底材内具有一隔离区、一第一导电性之井区与一第二导电性之井区;形成一多晶矽层于该半导体底材上;分别定义一第一光阻层于该半导体底材之该第一导电性之井区与一第二光阻层于该第二导电性之井区上的该多晶矽层上;藉由该第一光阻层与该第二光阻层当成一蚀刻罩幕并蚀刻该多晶矽层,以分别形成一第一闸极于该第一导电性之井区与一第二闸极于该第二导电性之井区上;移除该第一光阻层与该第二光阻层;分别形成一第一轻掺杂汲极区于该第一导电性之井区与一第二轻掺杂汲极区于该第二导电性之井区中;形成并覆盖一离子阻障层于该第一导电性之井区及其该第一闸极与该第二导电性之井区及其该第二闸极上,以保护该第一轻掺杂汲极区与该第二轻掺杂汲极区;对该离子阻障层进行回蚀刻以曝露出该第一闸极与该第二闸极之表面;分别形成一第一非晶系化区于该第一闸极与一第二非晶系化区于该第二闸极之表面上;蚀刻该离子阻障层以分别于该第一闸极之侧壁上形成一第一间隙壁与该第二闸极之侧壁上形成一第二间隙壁;形成一第一源极/汲极区于该半导体底材中之该第一导电性之井区与一第二源极/汲极区于该半导体底材之该第二导电性之井区中;与分别形成一金属矽化物层于该第一闸极及其该第一源极/汲极区与该第二闸极及其该第二源极/汲极区上。33.如申请专利范围第32项所述之形成方法,其中上述之第一轻掺杂汲极区至少包含一第二导电性之掺质。34.如申请专利范围第32项所述之形成方法,其中上述之第二轻掺杂汲极区至少包含一第一导电性之掺质。35.如申请专利范围第32项所述之形成方法,其中上述之离子阻障层系藉由沉积制程而形成。36.如申请专利范围第32项所述之形成方法,其中上述之离子阻障层的材质系为间隙壁之材质。37.如申请专利范围第32项所述之形成方法,其中上述之第一非晶系化区的形成至少包含一预先非晶系化制程。38.如申请专利范围第32项所述之形成方法,其中上述之第二非晶系化区的形成至少包含一预先非晶系化制程。39.如申请专利范围第37项所述之形成方法,其中上述之预先非晶系化制程至少包含一第一导电性之离子。40.如申请专利范围第38项所述之形成方法,其中上述之预先非晶系化制程至少包含一第一导电性之离子。41.如申请专利范围第32项所述之形成方法,其中上述之间隙壁的形成系为一非等向性蚀刻制程。42.如申请专利范围第32项所述之形成方法,其中上述之第一源极/汲极区至少包含一第二导电性之掺质。43.如申请专利范围第32项所述之形成方法,其中上述之第二源极/汲极区至少包含一第一导电性之掺质。44.如申请专利范围第32项所述之形成方法,其中上述之金属矽化物层的形成至少包含一自行对准金属矽化物制程。45.一种半导体元件之金属矽化物层的形成方法,该方法至少包含下列步骤:提供一具有一隔离区、一N型井区与一P型井区之半导体底材,其中该N型井区至少包含一P型离子之轻掺杂汲极区、一P型离子之源极/汲极区及一第一闸极与该P型井区至少包含一N型离子之轻掺杂汲极区、一N型离子之源极/汲极区及一第二闸极;沉积一离子阻障层并形成于该N型井区及其该第一闸极与该P型井区及其该第二闸极上,以保护该P型离子之源极/汲极区与该N型离子之源极/汲极区;对该离子阻障层进行回蚀刻以曝露出该第一闸极与该第二闸极之表面;进行一N型离子之预先非晶系化制程,以分别形成一第一非晶系化区于该第一闸极与一第二非晶系化区于该第二闸极之表面上;移除该离子阻障层;与进行一自行对准金属矽化物制程,以分别形成一金属矽化物层于该P型离子之源极/汲极区及其该第一闸极之该第一非晶系化区与该N型离子之源极/汲极区及其该第二闸极之该第二非晶系化区上。46.如申请专利范围第45项所述之形成方法,其中上述之P型离子至少包含一硼离子。47.如申请专利范围第45项所述之形成方法,其中上述之N型离子至少包含一砷离子。48.一种半导体元件之金属矽化物层的形成方法,该方法至少包含下列步骤:提供一半导体底材,其中该半导体底材内具有一隔离区、一N型井区与一P型井区;形成一多晶矽层于该半导体底材上;分别定义一第一光阻层于该半导体底材之该N型井区与一第二光阻层于该P型井区的该多晶矽层上;藉由该第一光阻层与该第二光阻层当成一蚀刻罩幕并蚀刻该多晶矽层,以分别形成一第一闸极于该N型井区与一第二闸极于该P型井区上;移除该第一光阻层与该第二光阻层;分别形成一P型离子之轻掺杂汲极区于该N型井区与一N型离子之轻掺杂汲极区于该P型井区中;沉积一离子阻障层,并形成于该N型井区及其该第一闸极与该P型井区及其该第二闸极上,以保护该P型离子之轻掺杂汲极区与该N型离子之轻掺杂汲极区;对该离子阻障层进行回蚀刻以曝露出该第一闸极与该第二闸极之表面;进行一N型离子之预先非晶系化制程,分别形成一第一非晶系化区于该第一闸极与一第二非晶系化区于该第二闸极之表面上;进行一非等向性蚀刻,以蚀刻该离子阻障层并分别于该第一闸极之侧壁上形成一第一间隙壁与该第二闸极之侧壁上形成一第二间隙壁;形成一P型离子之源极/汲极区于该N型井区与一N型离子之源极/汲极区于该P型井区中;与进行一自行对准金属矽化物制程,以分别形成一金属矽化物层于该第一闸极及该P型离子之源极/汲极区与该第二闸极及该N型离子之第二源极/汲极区上。49.如申请专利范围第48项所述之形成方法,其中上述之P型离子至少包含一硼离子。50.如申请专利范围第48项所述之形成方法,其中上述之N型离子至少包含一砷离子。图式简单说明:第一图A至第一图C为习知的P型金属氧化半导体元件之金属矽化物制程的剖面结构示意图;第二图A至第二图C为习知的P型金属氧化半导体元件之含有预先非晶矽化制程的金属矽化物制程的剖面结构示意图;第三图A至第三图C为说明本发明之一较佳实施例中的P型金属氧化半导体元件之金属矽化物制程的剖面结构示意图;与第四图A至第四图D为说明本发明之另一较佳实施例中的P型金属氧化半导体元件之金属矽化物制程的剖面结构示意图。 |
