| 主权项 |
1.一种半导体装置,其为具备有许多个外部端子、接受内部节点上的电压以作为一方动作电源电压之内部电路、结合上述许多个的端子、根据上述许多个外部端子,由上述许多个外部端子的电压中选择出传送给上述内部节点的电压、以及为了传送给上述内部节点之选择电路。2.如申请专利范围第1项之半导体装置,其中,上述许多个外部端子包括第1及第2个端子、上述选择电路与上述第1及第2个端子对应设置、包括分别回应上述第1及第2个端子的电压将上述第1及第2个端子的一方与上述内部节点结合的一对开关元件。3.如申请专利范围第1项之半导体装置,其中,上述许多个外部端子包括许多个第1及第2个端子、上述选择电路包括与上述第1及第2个端子对应设置,分别回应上述第1及第2个端子的电压而选择性地导通,并在导通时对应的第1及第2个端子对事先确定的一方端子与上述内部节点进行电气结合之复数的开关元件。4.如申请专利范围第1项之半导体装置,其中,具有许多个信号端子,对应上述许多个信号端子设置并与上述许多个外部端子结合,回应上述许多个外部端子的电压而将上述许多个信号端子之一与不同于上述内部节点的第2个内部节点进行电气结合的手段,并且上述第2个内部节点与上述内部电路结合。5.如申请专利范围第1项之半导体装置,其中,上述半导体装置具有规定形状的外形、并配置于上述外形的旋转或线对称位置、具有接受同一种信号的许多个信号端子,尽管上述许多个信号端子分别具有上述许多个外部端子的电压水平,仍能与上述内部电路的对应节点结合。6.如申请专利范围第4项之半导体装置,其中,上述内部电路包括对上述第2内部节点结合,并对提供的信号进行缓冲处理的缓冲电路。7.如申请专利范围第1项之半导体装置,其中,上述许多个外部端子配置于旋转或线对称位置。8.如申请专利范围第3项之半导体装置,其中,上述许多对端子配置于线对称或旋转对称位置、一对端子的电压施加状态与其他对端子的电压施加状态是不同的。图式简单说明:图1表示根据本发明实施形态1的半导体装置之主要部分的结构示意图。图2表示图1所示的包括内部输入电压发生/外部输出电压发生电路之内部电源电压发生电路的结构示意图。图3表示图1所示的包括内部输入电压发生/外部输出电压发生电路之内部接地电压发生电路的结构之图。图4表示图1所示的包括内部输入电压发生电路/外部输出电压发生电路之信号选择电路的结构之图。图5表示根据本发明实施形态2之内部电压发生电路的结构之图。图6表示根据本发明实施形态2的变更例之内部电源电压发生电路的结构之图。图7表示根据本发明实施形态2的变更例之内部接地电压发生电路的结构之图。图8表示根据本发明实施形态3之内部电压发生电路的结构之图。图9表示根据本发明实施形态4之内部电压发生电路的结构示意图。图10表示根据本发明实施形态5的半导体装置之接脚配置的示意图。图11表示根据本发明实施形态5的半导体装置之主要部件的示意图。图12表示根据本发明实施形态5之变更例的示意图。图13表示根据本发明实施形态5之变更例2的结构示意图。图14表示根据本发明实施形态6的半导体装置之接脚配置的示意图。图15表示图14所示的半导体装置之内部电源电压发生电路的结构示意图。图16表示图14所示的半导体装置之内部接地电压发生电路的结构示意图。图17表示图14所示的半导体装置之信号选择电路的结构示意图。图18表示图14所示的半导体装置的各信号端子的内部连接之选择形态的结构示意图。图19表示根据本发明实施形态7的半导体装置之主要部件的结构示意图。图20表示根据本发明实施形态8之半导体装置的结构示意图。图21A、21B是说明根据本发明实施形态9之半导体装置的结构示意图。图22是表示先前的半导体装置的结构示意图。图23是表示先前的半导体装置之封装形状的示意图。图24是为了说明先前的半导体装置之问题的示意图。 |
