低減された出力キャパシタンスを有するＧａＮデバイスおよびこれを作製するためのプロセス

摘要

低減された出力キャパシタンスを有するＧａＮデバイスおよびこれを製造するための方法。ＧａＮトランジスタデバイスには、基板層、基板の上に配置された１つまたは２つ以上のバッファー層、前記バッファー層の上に配置されたバリア層、および前記バリア層および前記バッファー層間の界面で形成される二次元電子ガス（２ＤＥＧ）が含まれる。さらに、ゲート電極は、バリア層の上に配置され、誘電体層は、ゲート電極およびバリア層の上に配置される。ＧａＮトランジスタの出力キャパシタンスＣｏｓｓを低減するために、ＧａＮトランジスタは、前記少なくとも１つのバッファー層および前記バリア層間の前記界面の一部分において形成された１つまたは２つ以上の分離領域を含み、２ＤＥＧを除去する。