发明名称 形成半导体结构之方法
摘要 本发明揭示一种生长高品质半导体材料化合物之磊晶层,可覆盖大型矽晶圆,其方式是先在矽晶圆生长一容纳缓冲层。该容纳缓冲层是藉由一氧化矽之非结晶界面层而与矽晶圆分隔的单晶氧化物层。该非结晶界面层耗散应变(dissipates strain),并准许生长高品质单晶氧化物容纳缓冲层。该容纳缓冲层是匹配下方之矽晶圆及覆盖单晶氧化物化合物半导体层间的晶格。该非结晶界面层负责处理容纳缓冲层与下方矽基材间任何不匹配的晶格。
申请公布号 TW497152 申请公布日期 2002.08.01
申请号 TW090102846 申请日期 2001.02.09
申请人 摩托罗拉公司 发明人 杰梅尔 瑞丹尼;瑞维卓纳斯 卓沛德;莱迪L 希尔特;克尔特 威廉 伊森贝瑟
分类号 H01L21/20 主分类号 H01L21/20
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种制造半导体结构之方法,该方法包括:提供一具有一第一晶格常数的单晶矽基材;选用一具有一第二晶格常数及结晶结构的材料,当正确导向时,能够沈积该材料而成为一覆盖该单晶矽基材的单晶膜,其中该第二晶格常数不同于该第一晶格常数;沈积覆盖该单晶矽基材之材料的一单晶膜,该膜的厚度小于将导致应变诱导(strain-induced)缺陷之材料的厚度,因为该第一晶格常数不同于该第二晶格常数,所以该单晶膜会应变;在介于该单晶膜与该单晶矽基材间的界面上形成一非晶系界面层,该非晶系界面层的厚度足以减缓该单晶膜中的应变;选用一化合物半导体材料,该化合物半导体材料具有一不同于该第一晶格常数的第三晶格常数,并且,当正确导向时,能够在该单晶膜上沈积该化合物半导体材料而成为一单晶化合物半导体层;以及以磊晶方式沈积该化合物半导体材料的一单晶层,以覆盖该单晶膜;其中该第二晶格常数系选自下列其中一个値:(a)介于该第一与该第三晶格常数之间的中间値(b)等于该第三晶格常数。2.如申请专利范围第1项之方法,其中该单晶矽基材系以(100)方向定位。3.如申请专利范围第1项之方法,在形成该非晶系界面层后,该方法进一步包括继续沈积该材料的单晶膜,以覆盖该单晶矽基材。4.如申请专利范围第1项之方法,该方法进一步包括形成一覆盖该单晶矽基材的第一模板层,以集结(nucleate)沈积该单晶膜。5.如申请专利范围第4项之方法,该方法进一步包括形成一覆盖该单晶膜的第一模板层,以集结磊晶沈积该单晶层。6.如申请专利范围第1项之方法,其中该单晶膜的材料系选自由下列所组成的群组:硷土金属钛酸盐、硷土金属锆酸盐及硷土金属铪酸盐。7.如申请专利范围第1项之方法,其中该沈积一单晶膜之步骤包括磊晶生长一晶格匹配该单晶矽基材的单晶氧化物层。8.如申请专利范围第7项之方法,其中该磊晶生长步骤包括生长该单晶氧化物层到大约2到10nm的厚度。9.如申请专利范围第7项之方法,其中该磊晶生长步骤包括生长该单晶氧化物层到大约5到6nm的厚度。10.如申请专利范围第7项之方法,其中该生长一单晶氧化物层的步骤包括提供一包含SrxBa1-xTiO3的氧化物层,其中x値介于0到1范围内。11.如申请专利范围第5项之方法,其中该形成一第一模板层的步骤包括以一材料的1到10层单分子层来覆盖(capping)该单晶矽基材,其中该材料系选自钛、钛暨氧、锶及锶暨氧。12.如申请专利范围第11项之方法,其中该化合物半导体系选自由下列所组成的群组:GaAs,AlGaAs、GaAsP及GaInP。13.如申请专利范围第11项之方法,该方法进一步包括沈积一缓冲层,以覆盖该第二模板层。14.如申请专利范围第13项之方法,其中该沈积一缓冲层之步骤包括磊晶沈积一材料的超晶格层,其中该材料系选自由下列所组成的群组:GaAsxP1-x,其中x値介于0到1范围内,以及InyGa-1yP,其中y値介于0到1范围内。15.如申请专利范围第14项之方法,其中该化合物半导体系选自由下列所组成的群组:GaAs、AlGaAs、GaAsP、GaInAs、InP及GaInP。16.如申请专利范围第11项之方法,其中该形成一第二模板层的步骤包括以一材料的l到10层单分子层来覆盖该单晶膜,其中该材料系选自Ge-Sr及Ge-Ti。17.如申请专利范围第16项之方法,该方法进一步包括在该第二模板层上磊晶沈积一锗(be)缓冲层。18.如申请专利范围第11项之方法,其中该形成一第二模板层的步骤包括:以ZnO的1到10层单分子层来覆盖该单晶膜;以及沈积富锌ZnO的1到3层单分子层,以覆盖该等ZnO单分子层。19.如申请专利范围第18项之方法,其中该化合物半导体系选自由下列所组成的群组:ZnSe及ZnSeS。20.如申请专利范围第11项之方法,其中该形成一第二模板层的步骤包括以一SrS的1到2层单分子层来覆盖该单晶膜。21.如申请专利范围第20项之方法,其中该化合物半导体层是ZnSeS。22.如申请专利范围第1项之方法,其中该沈积一单晶膜之步骤包括提供一单晶氧化物层,该单晶氧化物层包含一选自由下列所组成之群组的材料:硷土金属锆酸盐及硷土金属铪酸盐。23.如申请专利范围第22项之方法,方法进一步包括以材料M-N或M-O-N的大约1到10层单分子层来覆盖该单晶氧化物层,其中M系选自由下列所组成的群组:Zr、Hf、Sr及Ba,而N系选自由下列所组成的群组:As、P、Ga、Al及In。24.如申请专利范围第23项之方法,其中该化合物半导体系选自由下列所组成的群组:InP及InGaAs。25.如申请专利范围第24项之方法,该方法进一步包括形成一包含一超晶格的缓冲层,该超晶格包含覆盖该等l到10层单分子层的InGaAs。26.一种制造半导体结构之方法,该方法包括:提供一单晶矽基材;沈积一覆盖该单晶矽基材之单晶钙钛矿氧化物膜,该膜的厚度小于将导致应变诱导(strain-induced)缺陷之材料的厚度;在介于该单晶钙钛矿氧化物膜与该单晶矽基材之间的界面形成一非晶系氧化物界面层,该非晶系氧化物界面层包含至少矽及氧;以及磊晶形成一单晶化合物半导体层,以覆盖该单晶钙钛矿氧化物膜。27.如申请专利范围第26项之方法,其中该单晶矽基材系以(100)方向定位。28.如申请专利范围第26项之方法,在形成该非晶系氧化物界面层后,该方法进一步包括继续沈积该该单晶钙钛矿氧化物膜,以覆盖该单晶矽基材。29.如申请专利范围第26项之方法,该方法进一步包括形成一覆盖该单晶矽基材的第一温度,以集结沈积该单晶钙钛矿氧化物膜。30.如申请专利范围第29项之方法,该方法进一步包括形成一覆盖该单晶钙钛矿氧化物膜的第二模板层,以集结磊晶沈积该单晶化合物半导体层。31.如申请专利范围第26项之方法,其中该单晶钙钛矿氧化物膜系选自由下列所组成的群组:硷土金属钛酸盐、硷土金属锆酸盐及硷土金属铪酸盐。32.如申请专利范围第26项之方法,其中该提供一单晶钙钛矿氧化物膜之步骤包括磊晶生长一晶格匹配该单晶矽基材的单晶钙钛矿氧化物膜。33.如申请专利范围第32项之方法,其中该磊晶生长步骤包括生长该单晶钙钛矿氧化物膜到大约2到10nm的厚度。34.如申请专利范围第32项之方法,其中该磊晶生长步骤包括生长该单晶钙钛矿氧化物膜到大约5到6nm的厚度。35.如申请专利范围第20项之方法,其中该单晶钙钛矿氧化物膜包括SrxBal-xTiO3,其中x値介于0到1范围内。36.如申请专利范围第30项之方法,其中该形成一第二模板层的步骤包括以一材料的l到10层单分子层来覆盖该单晶矽基材,其中该材料系选自由下列所组成的群组:钛、钛暨氧、锶及锶暨氧。37.如申请专利范围第36项之方法,其中该单晶化合物半导体层系选自由下列所组成的群组:GaAs、AlGaAs、GaAsP及GaInP。38.如申请专利范围第36项之方法,该方法进一步包括沈积一缓冲层,以覆盖该第二模板层。39.如申请专利范围第38项之方法,其中该沈积一缓冲层之步骤包括磊晶沈积一材料的超晶格层,其中该材料系选自由下列所组成的群组:GaAsxP1-x,其中x値介于0到1范围内,以及InyGal-yP,其中y値介于0到1范围内。40.如申请专利范围第39项之方法,其中该单晶化合物半导体层系选自由下列所组成的群组:GaAs、AlGaAs、GaAsP、GaInAs、InP及GaInP。41.如申请专利范围第36项之方法,其中该形成一第二模板层的步骤包括以一材料的1到10层单分子层来覆盖该单晶钙钛矿氧化物膜,其中该材料系选自由下列所组成的群组:Ge-Sr及Ge-Ti。42.如申请专利范围第41项之方法,该方法进一步包括磊晶沈积一锗的缓冲层,以覆盖该第二模板层。43.如申请专利范围第36项之方法,其中该形成一第二模板层的步骤包括:以ZnO的1到10层单分子层来覆盖该单晶钙钛矿氧化物膜;以及沈积富锌ZnO的1到3层单分子层,以覆盖该等ZnO单分子层。44.如申请专利范围第43项之方法,其中该单晶化合物半导体层系选自由下列所组成的群组:ZnSe及ZnSeS。45.如申请专利范围第36项之方法,其中该形成一第二模板层的步骤包括以一SrS的1到2层单分子层来覆盖该单晶钙钛矿氧化物膜。46.如申请专利范围第45项之方法,其中该单晶化合物半导体层包含ZnSeS。47.如申请专利范围第26项之方法,其中该单晶钙钛矿氧化物膜系选自由下列所组成的群组:硷土金属锆酸盐及硷土金属铪酸盐。48.如申请专利范围第47项之方法,方法进一步包括以材料M-N或M-O-N的大约1到10层单分子层来覆盖该单晶钙钛矿氧化物膜,其中M系选自由下列所组成的群组:Zr、Hf、Sr及Ba,而N系选自由下列所组成的群组:As、P、Ga、A1及In。49.如申请专利范围第48项之方法,其中该单晶化合物半导体层系选自由下列所组成的群组:InP及InGaAs。50.如申请专利范围第49项之方法,该方法进一步包括形成一包含一超晶格的缓冲层。图式简单说明:图1.2.4.5显示根据本发明各种具体实施例之装置结构的断面图;图3以图表显示可获得的最大膜厚度与主晶和生长结晶覆盖层间晶格不匹配间的关系;图6显示通信装置一部分的方块图;图7到11显示包括化合物半导体部分、双极性部分及MOS部分之积体电路一部分的断面图;以及图12到18显示包括半导体雷射及MOS电晶体之另一积体电路一部分的断面图。
地址 美国