| 主权项 |
1.一种半导体为基础之X-Y可定址成像器,具有包括复数个像素之成像阵列,该X-Y可定址成像器内之至少一像素具有一光检测器,建构为感测第一频宽光、在该等复数个像素中之感测节点,建构为感测第二频宽光,一重置机制可操作地建构至该光检测器及该感测节点以允许重置各光检测器及感测节点至预先决定之电位,该感测节点系形成使得其不具允许该感测节点作用为第二光检测器之光屏蔽,以及在该等复数像素内之传送机制建构以由该光检测器传送电荷至该感测节点。2.如申请专利范围第1项之X-Y可定址成像器,其中第一及第二频宽为不同。3.如申请专利范围第1项之X-Y可定址成像器,其中第一及第二频宽为相同。4.如申请专利范围第1项之X-Y可定址成像器,其中该成像阵列为另外放置在系统内,该系统包括:第一储存机制,储存与该感测节点上累加之电荷相关之讯号;第二储存机制,储存与该光检测器上累加之电荷相关之讯号;以及定时电路,用于控制该像素之感测节点与光检测器之积分及传送定时。5.如申请专利范围第4项之X-Y可定址成像器,其中该定时机制尚包括感测节点取样讯号以储存与第一储存机制内之感测节点中已经累加之电荷成比例之感测节点讯号、在感测节点累加之电荷已经储存在第一储存机制之后重置该感测节点之重置讯号、在该感测节点已经藉由该重置讯号重置之后传送该光检测器内累加之电荷至该感测节点之传送讯号以及储存与已经在第二储存机制内之光检测器累加之电荷成比例之光检测器取样讯号。6.如申请专利范围第5项之X-Y可定址成像器,尚包括一重置储存装置,其中该定时机制尚包括一重置取样讯号以取样复数像素之各像素之感测节点重置电位以及一能够决定介于取样重置电位与第一或是第二储存机制之间之差异之电路。7.如申请专利范围第4项之X-Y可定址成像器,尚包括一重置储存装置以及其中该定时机制尚包括重置取样记号以取样复数像素之各像素之感测节点重置电位以及一能够决定介于取样重置电位与第一以及第二储存机制二者之间之差异之电路。8.一种半导体基之X-Y可定址金氧半导体(MOS)成像器,包括复数个像素,该X-Y可定址MOS成像器内之至少一像素具有光检测器、该等复数个像素内之感测节点经由传送机制耦合至该光检测器,重置机制可操作地建构至该光检测器及该感测节点以允许重置各光检测器及感测节点至预先决定之电位,以及其中该感测节点形成为如此不具允许该感测节点作用为第二光检测器之光罩,以及该像素尚包括传送机制建构为由该光检测器传送电荷至该感测节点。9.如申请专利范围第8项之X-Y可定址MOS成像器,其中该成像器放置在系统内,该系统尚包括:第一储存机制,用以储存与该光检测器上累加之电荷相关之讯号;第二储存机制,用以储存与该感测节点上累加之电荷相关之讯号;以及定时电路,用于控制该像素之积分及传送定时。图式简单说明:图1a为藉由光检测器及浮动传播上入射光子建立之光电子积分延伸动态范围之本发明第一具体实施例像素图;图1b为另外详述每列讯号处理之图1a显示之本发明第一具体实施例像素图;图2为图1b显示之该像素定时图;图3a解释藉由图2显示之定时图操作之图1b之该像素具有短浮动传播积分时间导致线性区域2小斜率之一对传送函数;图3b解释藉由图2显示之定时图操作之图1b之该像素具有相当长浮动传播积分时间导致线性区域2较大斜率之一对传送函数:图4为图1b显示之该像素定时图;以及图5为藉由光检测器及浮动传播上入射光子建立之光电子积分延伸动态范围之本发明第二具体实施例像素图。 |
