| 主权项 |
1.一种用于从一个数位输入信号产生一个类比输出信号之电路,该数位输入信号系代表该类比输出信号,该电路系包括:一个回圈滤波器,其系具有一个传递响应于在该数位输入信号以及一个回授信号之间的差値而变化之一个滤波后的信号之输出;一个DAC,其系具有一个耦接至该回圈滤波器的输出之输入并且产生一个类比输出信号;以及一个DAC模型,其系储存有关该DAC之复数个行为资讯,该DAC模型系具有一个耦接至该回圈滤波器的输出之输入、响应于该复数个行为资讯来产生该回授信号、并且模拟该类比输出信号。2.如申请专利范围第1项所述之电路,其中该回授信号系包括具有一个解析度大于该DAC的解析度之数位値。3.如申请专利范围第2项所述之电路,其中被储存在该DAC模型中之复数个行为资讯系针对该DAC的线性误差。4.如申请专利范围第2项所述之电路,其中被储存在该DAC模型中之复数个行为资讯系针对该DAC的暂态误差。5.如申请专利范围第2项所述之电路,其中被储存在该DAC模型中之复数个行为资讯系针对该DAC之至少一个先前的状态。6.如申请专利范围第1项所述之电路,其更包括:一个量化器,其系耦接在该回圈滤波器的输出以及该DAC与DAC模型的输入之间。7.如申请专利范围第6项所述之电路,其中该量化器系为一个杂讯成型的再次量化器。8.如申请专利范围第7项所述之电路,其中该杂讯成型的再次量化器系具有2的阶数。9.如申请专利范围第7项所述之电路,其更包括:一个逆DAC模型,其系具有一个接收该数位输入信号的输入以及一个输出,该输出系提供一个被失真以补偿该DAC的复数个误差之信号;以及一个加法器,其系提供该逆DAC模型的输出以及该回圈滤波器的输出之一个和至该量化器的输入。10.如申请专利范围第9项所述之电路,其中该逆DAC模型系储存影响该类比输出信号之相反于该DAC的复数个误差之数位値,以有效地抵消该DAC的复数个误差。11.如申请专利范围第1项所述之电路,其中该回圈滤波器系包含至少一个数位累加器,其系用于成比例于一个在该数位输入信号以及回授信号之间的差値之累加后的和来改变该滤波后的信号。12.如申请专利范围第1项所述之电路,其更包括一个耦接至该DAC的输出之低通滤波器。13.如申请专利范围第1项所述之电路,其系以数位电路来实施之。14.如申请专利范围第13项所述之电路,其中该数位电路系被实施在至少一个FPGA中。15.一种用于从一个数位输入信号产生一个类比输出信号之方法,该数位输入信号系代表该类比输出信号,该方法系包括:响应于一个在该数位输入信号以及一个回授信号之间的差値来产生一个滤波后的信号;量化该滤波后的信号;转换该量化后的信号成为该类比输出信号;并且赋予该转换步骤模型以产生该回授信号,其系包含改变该回授信号以针对由该转换步骤所带来的误差。16.如申请专利范围第15项所述之方法,其中该量化后的信号系具有一个解析度低于该数位输入信号的解析度。17.如申请专利范围第16项所述之方法,其中该回授信号系具有一个解析度大于该量化后的信号之解析度。18.如申请专利范围第16项所述之方法,其中该量化的步骤系包含杂讯成型该滤波后的信号。19.如申请专利范围第18项所述之方法,其更包括:产生该数位输入信号之一个失真的版本,其中该量化步骤系运作在该滤波后的信号以及该数位输入信号之失真的版本之一个和之上。20.如申请专利范围第19项所述之方法,其中产生该失真的数位输入信号之步骤系包含应用有关该转换步骤的行为资讯以校正在该转换步骤中之误差。21.如申请专利范围第15项所述之方法,其中该产生步骤系包含一个累加在时间上不同的瞬间所取之数位输入信号以及回授信号之间的差値之和的步骤。22.如申请专利范围第15项所述之方法,其中该赋予模型的步骤系包含应用所储存之有关该转换步骤的行为资讯来赋予该转换步骤模型。23.如申请专利范围第22项所述之方法,其中该行为资讯系包含有关于该转换步骤的线性之资讯。24.如申请专利范围第22项所述之方法,其中该行为资讯系包含有关于该转换步骤的暂态行为之资讯。25.如申请专利范围第22项所述之方法,其中该行为资讯系包含有关于藉由该转换步骤所产生之先前的位准之资讯。26.如申请专利范围第15项所述之方法,其更包括低通滤波该类比输出信号。图式简单说明:图1系为一种利用一个回圈,用于转换一个数位输入信号至一个类比输出信号之先前技术的电路之简化的方块图;图2系为根据本发明之一种用于转换一个数位输入信号至一个类比输出信号的电路之简化的方块图;图3系为可以根据图2的电路被使用之一种DAC模型概要的图示;图4系为可以根据图2的电路被使用之一种逆DAC模型概要的图示;图5系为一种适合用于图2的电路之杂讯成型的再次量化器之方块图;并且图6系为一种适合用于图2的电路之回圈滤波器的方块图。 |
