| 主权项 |
1.一种多晶片晶圆级封装构造,其包含:一第一晶片,具有半导体装置、一第一接垫环环绕该半导体装置、复数个内部接垫位于该接垫环内侧并与该半导体装置电性连接、及复数个外部接垫位于该接垫环外侧,与该半导体装置电性连接,并可用以与一外部电路电气连接;一第二晶片,具有一电子装置、复数个接垫与该电子装置电气连接并与该第一晶片之该内部接垫相对应,及一第二接垫环与第一晶片上之该第一接垫环相对应;一凸块环设置于该第一晶片之该第一接垫环与该第二晶片之该第二接垫环之间,用以结合该第一及第二晶片,以形成一空腔(cavity)包围该半导体装置;以及复数个凸块,将该第一晶片之该内部接垫电气连接至该第二晶片之该接垫。2.依申请专利范围第1项之多晶片晶圆级封装构造,其中该第一晶片及该第二晶片之该第一及该第二接垫环,系为铝接垫环。3.依申请专利范围第1项之多晶片晶圆级封装构造,其中该凸块环及该凸块系为异方性导电胶。4.依申请专利范围第1项之多晶片晶圆级封装构造,其中该凸块环及该凸块系为焊锡。5.依申请专利范围第1项之多晶片晶圆级封装构造,其中该第一晶片及该第二晶片之该接垫环上另具一凸块下金属层。6.依申请专利范围第1项之多晶片晶圆级封装构造,其中该凸块环系由金凸块环所构成,如此以使该空腔形成密闭空腔(hermetical cavity)。7.依申请专利范围第1项之多晶片晶圆级封装构造,其中该第一及第二晶片之材料系为矽。8.依申请专利范围第1项之多晶片晶圆级封装构造,其中该半导体装置系由积体电路、微机械元件、移动元件(movingpart)及感测器所构成之群组中选出。9.依申请专利范围第1项之多晶片晶圆级封装构造,其中该电子装置系为积体电路。10.一种制造具空腔之多晶片晶圆级(wafer level)封装构造之方法,其包含下列步骤:提供一第一晶圆,其包含复数个第一晶片,相邻晶片间以切割道相隔,每一该晶片皆具有一半导体装置、一接垫环、复数个内部焊垫位于该接垫环之内部与该半导体装置电性相连、及复数个外部接垫位于该接垫环之外侧与该半导体装置电性相连;提供一第二晶圆,其包含复数个第二晶片相邻晶片间以切割道相隔,每一该晶片具有复数个电路装置,复数个接垫与该电路装置电气连接并与该第一晶圆之内部焊垫相对应,以及一接垫环,和第一晶圆之复数个接垫环相对应;形成一黏着层环,位于该第一晶片之该接垫环或第二晶片之该接垫环上;形成导电凸块,位于该第一晶片之该内部接垫或第二晶片之该接垫上;对齐且结合该第一晶圆及该第二晶圆,使得该黏着层环连接该第一晶片之该接垫环及该第二晶片之该接垫环,而于该第一晶片与该第二晶片间形成一空腔,且该导电凸块电性连接该第一晶片之该内部接垫与该第二晶片之该接垫;以及沿该第一及该第二晶圆之切割道,分别切割该第一及第二晶圆,以形成个别之该封装构造。11.依申请专利范围第10项之方法,其中该黏着层环及该导电凸块之步骤,另包括下列步骤:形成凸块下金属层于该第一晶片之该接垫环以及该内部接垫上;形成凸块下金属层于该第二晶片之该接垫环以及该接垫上;形成一金凸块环位于该第二晶片之该接垫环或该第二晶片之该接垫环上;形成复数个凸块,位于该第一晶片之该内部接垫或该第二晶片之该接垫上。12.依申请专利范围第11项之方法,其中该第一晶圆及该第二晶圆之该凸块下金属层包含一黏附层、一阻障层及一接合层。13.依申请专利范围第11项之方法,其中该黏着层环及该导电凸块系为异方性导电胶。14.依申请专利范围第11项之方法,其中该黏着层环及该导电凸块系为焊锡。15.依申请专利范围第10项之方法,其中该第一及第二晶圆系由有机基板、BT基板、及玻璃基板所构成之群组中选出。16.依申请专利范围第10项之方法,其中该第一及第二晶圆之材料系为矽。17.依申请专利范围第10项之方法,其中该半导体装置系由积体电路、微机械元件、移动元件(moving part)及感测器所构成之群组中选出。18.依申请专利范围第10项之方法,其中该电子装置系为积体电路。图式简单说明:第1图:习用多晶片封装构造之上视示意图;第2图:习用堆叠晶片封装构造之剖面示意图;第3图:用于第2图之多晶片堆叠装置之基板之上视图;第4图:为根据本发明第一较佳实施例之多晶片晶圆级封装构造之剖面示意图;第5图及第6a、6b图及第7图至第8图:其系用以说明根据本发明第一较佳实施例之多晶片晶圆级封装构造制造方法;及第9图:为根据本发明第二较佳实施例之多晶片晶圆级封装构造之剖面示意图;第10图及第11图:其系用以说明根据本发明第二较佳实施例之多晶片晶圆级封装构造制造方法。 |
