发明名称 半导体积体电路
摘要 本发明系于NAND单元型EEPROM中,于资料写入动作中可并行进行写入资料的输入动作,以缩短整个写入程序所需时间。其具备于动作结束后,其动作成功(Pass)/失败(Fail)结果保留于半导体晶片内之第一动作及第二动作,于连续进行第一动作与第二动作时,具有于第一及第二动作结束后输出第一动作之成功/失败结果与第二动作之成功/失败结果两者的动作。
申请公布号 TW200305163 申请公布日期 2003.10.16
申请号 TW091135040 申请日期 2002.12.03
申请人 东芝股份有限公司 发明人 中村 宽;今宫 贤一;山村 俊雄;细野 浩司;河合 鈜一
分类号 G11C11/56 主分类号 G11C11/56
代理机构 代理人 陈长文
主权项
地址 日本
您可能感兴趣的专利