发明名称 转译后备缓冲器清除滤波器
摘要 一种转译后备缓冲器(TLB)清除滤波器。于一个具体实施例中,处理单元包含TLB用于储存最近位址转译。TLB清除滤波器监视记忆体区块,由该记忆体区块,位址转译已经于TLB中载入及快取。TLB清除滤波器系配置以侦测记忆体中是否有任何基层位址转译已经变更。若无变更发生,则TLB清除滤波器将于次一内文切换之后防止TLB清除。若对基层位址转译已经发生改变,则TLB清除滤波器将允许TLB于内文切换后清除。
申请公布号 TW561341 申请公布日期 2003.11.11
申请号 TW090113925 申请日期 2001.06.08
申请人 高级微装置公司 发明人 葛瑞德 D 小苏拉斯基;麦可 T 克拉克
分类号 G06F12/10 主分类号 G06F12/10
代理机构 代理人 洪武雄 台北市中正区博爱路八十号六楼;陈昭诚 台北市中正区博爱路八十号六楼
主权项 1.一种处理器,包含:一个转译后备缓冲器(TLB),系用于储存位址转译;以及一个耦合至该TLB之TLB清除滤波器,其中该TLB清除滤波器系配置成可监视记忆体区块,由该等记忆体区块,该位址转译已经读出且快取入该TLB俾决定于该记忆体区块的任何该位址转译是否改变,其中该TLB清除滤波器进一步回应于内文切换而配置成若该位址转译变更,则允许清除TLB;以及其中该TLB清除滤波器系配置成若该位址转译未变更,则阻止该TLB的清除。2.如申请专利范围第1项之处理器,其中该TLB清除滤波器系藉第一内文切换激活。3.如申请专利范围第2项之处理器,其中该第一内文切换造成该TLB的清除。4.如申请专利范围第1项之处理器,其中该TLB清除滤波器包含跟踪该记忆体区块的区域表。5.如申请专利范围第4项之处理器,其中该TLB清除滤波器系配置成可侦测该记忆体区块内部的记忆体位置修改,以及其中该TLB清除滤波器系配置成回应于下次内文切换以及回应于检视得该记忆体位置之该修改而允许该TLB清除。6.如申请专利范围第4项之处理器,其中该区域表包括内容可定址记忆体(CAM)以及随机存取记忆体(RAM)。7.如申请专利范围第6项之处理器,其中该CAM系配置成储存多个分录,其中各该多个分录包括关联该记忆体区块的位址资讯。8.如申请专利范围第7项之处理器,其中该TLB清除滤波器包括计数器配置成可计数于该CAM的分录数目。9.如申请专利范围第8项之处理器,其中该TLB清除滤波器系于计数器溢位时被钝化。10.如申请专利范围第6项之处理器,其中该RAM系配置成储存多个分录,其中各该多个分录配置成储存关联基本位址的标签。11.如申请专利范围第10项之处理器,其中该TLB清除滤波器包括计数器配置成回应于失误该CAM的基本位址而提供新标签。12.如申请专利范围第11项之处理器,其中该TLB清除滤波器为计数器溢位时被钝化。13.一种操作处理器之方法,该方法包含:储存位址转译于转译后备缓冲器(TLB),该位址转译系由一个或多个记忆体区块载入该TLB;决定储存于该一个或多个记忆体区块之任何位址转译是否已经改变;若储存于该一个或多个记忆体区块之该位址转译中之任一者已经改变,则清除该TLB,该清除系回应于内文切换进行;以及若储存于该一个或多个记忆体区块之该位址转译并无任一者改变,则阻止该TLB回应于内文切换而清除,其中该TLB之清除系藉TLB清除滤波器阻止。14.如申请专利范围第13项之方法,其中该TLB清除滤波器系藉第一次内文切换激活。15.如申请专利范围第14项之方法,其中该第一内文切换造成该TLB的清除。16.如申请专利范围第13项之方法,其中该TLB清除滤波器包含区域表,该区域表系配置成可监视储存于该一个或多个记忆体区块的该位址转译。17.如申请专利范围第16项之方法,其中于侦测得储存于该一个或多个记忆体区块的一个或多个该位址转译变化后,回应于下次内文切换发生该TLB的清除,该项侦测系出现于该区域表。18.如申请专利范围第16项之方法,其中该区域表包括内容可定址记忆体(CAM)以及随机存取记忆体(RAM)。19.如申请专利范围第18项之方法,其中该CAM系配置成储存多个分录,其中各该多个分录包括关联该记忆体之一个或多个区块的资讯。20.如申请专利范围第19项之方法,其中计数器系配置成计数储存于该CAM中的分录数目。21.如申请专利范围第20项之方法,其中该计数器之溢位造成该TLB清除滤波器被钝化。22.如申请专利范围第18项之方法,其中该RAM系配置成储存多项分录,各该分录包括一个基本位址及一个关联该基本位址的标签。23.如申请专利范围第22项之方法,其中计数器系配置成计数于该RAM中的分录数目。24.如申请专利范围第23项之方法,其中该TLB清除滤波器系于该计数器溢位时被钝化。25.一种记忆体位址处理装置,包含:一个具有多个分录之记忆体电路,其中各该多个分录系配置成储存用以储存位址转译之记忆体区块的一个位址;以及一个耦合至记忆体电路之电路,其中该电路系配置成若对应于储存于记忆体电路的该多个分录之位址转译已经改变,则允许转译后备缓冲器(TLB)回应于内文的切换而清除,以及其中该滤波器电路系配置成若该位址转译未变化,则阻止TLB的清除。图式简单说明:第1图为执行TLB清除滤波器之处理器之一个具体实施例之方块图;第2图为采用TLB清除滤波器之处理器部分之一个具体实施例之方块图;第3图为TLB清除滤波器之一个具体实施例之方块图;第4图为说明TLB清除滤波器之一个具体实施例之区域表分录之说明图;第5图为逻辑图说明运算TLB清除滤波器之一个具体实施例之逻辑;第6图为时序图说明TLB清除滤波器之一个具体实施例之运算;第7A图为方块图说明于区域表藉分录遮盖之页结构;第7B图为方块图说明一个区域表具有对应于第7A图所示页结构之分录;以及第8图为电脑系统之一个具体实施例之方块图,于该电脑系统可执行TLB清除滤波器。
地址 美国