发明名称 具多层布线之半导体元件的制造方法
摘要 一种制造半导体元件之方法,包含下列步骤:(X)形成一第一疏水绝缘层于一半导体基板上方;(Y)亲水化该第一疏水绝缘层表面;以及(Z)形成一第一介电常数绝缘层于该具有一亲水化表面之第一疏水绝缘层上,该低介电常数绝缘层具有比氧化矽之比介电常数更低的比介电常数。提供一种半导体元件制造方法,其可抑制低介电常数绝缘层由下方疏水层剥离。
申请公布号 TW200400560 申请公布日期 2004.01.01
申请号 TW092103537 申请日期 2003.02.20
申请人 富士通股份有限公司 发明人 泷川幸雄;福山俊一
分类号 H01L21/3105 主分类号 H01L21/3105
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本