| 主权项 |
1.一种半导体积体电路装置之制造方法,其特征在于包含以下制程:(a)于第一温度下,于水分合成部中以触媒由氧与氢使水分合成的制程;(b)将所合成的上述水分保持气体状态移送到氧化处理部的制程;及(c)在前述氧化处理部,在含有移送而来之上述水分的湿式氧化性气体气氛下,藉由将晶圆第一主面加热到较上述第一温度为高之第二温度,将设于上述第一主面的矽部件热氧化处理的制程;于此,上述水分之合成,系在上述水分合成部中,令上述触媒与含氧气及氢气之气体作用时,对于上述水分合成部,为以对应上述热氧化之氧氢组成开始导入氧氢气,在较早之第一时间的期间内,先行开始导入氧气。2.如申请专利范围第1项之半导体积体电路装置之制造方法,其中该热氧化处理系以单片式进行,该时之上述晶圆之加热,系以灯进行者。3.如申请专利范围第1项之半导体积体电路装置之制造方法,其中该热氧化处理系以垂直式整批形式进行。4.如申请专利范围第3项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。5.如申请专利范围第4项之半导体积体电路装置之制造方法,其中该第二温度系在800℃以上。6.如申请专利范围第1项之半导体积体电路装置之制造方法,其中该第一时间在5秒以内。7.如申请专利范围第1项之半导体积体电路装置之制造方法,其中该第一温度系在450℃以下。8.如申请专利范围第1项之半导体积体电路装置之制造方法,其中该第一时间之期间,氢气未导入上述水分合成部。9.如申请专利范围第1项之半导体积体电路装置之制造方法,其中该湿式氧化性气体气氛系在水分合成后,以含氧气之气体稀释而形成。10.如申请专利范围第2项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。11.一种半导体积体电路装置之制造方法,其特征在于包含以下制程:(a)于水分合成部中,于第一温度下以触媒由氧与氢使水分合成的制程;(b)将所合成的上述水分保持气体状态移送到氧化处理部的制程;及(c)在前述氧化处理部,在含有移送而来之水分的湿式氧化性气体气氛下,藉由将晶圆第一主面加热到较上述第一温度为高温之第二温度,对设于上述第一主面上的矽部件施以热氧化处理的制程;于此,上述水分之合成制程(a),包含以下之下位制程:(i)将氧气在第一时间先行导入上述水分合成部之制程;及(ii)继上述制程(i)之后,藉由将氧气及氢气导入上述水分合成部而合成水分之制程。12.如申请专利范围第11项之半导体积体电路装置之制造方法,其中该热氧化处理系以单片式进行,该时之上述晶圆之加热,系以灯进行者。13.如申请专利范围第11项之半导体积体电路装置之制造方法,其中该热氧化处理系以垂直式整批形式进行。14.如申请专利范围第13项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。15.如申请专利范围第14项之半导体积体电路装置之制造方法,其中该第二温度系在800℃以上。16.如申请专利范围第11项之半导体积体电路装置之制造方法,其中该第一时间在5秒以内。17.如申请专利范围第11项之半导体积体电路装置之制造方法,其中该第一温度系在450℃以下。18.如申请专利范围第11项之半导体积体电路装置之制造方法,其中该第一时间之期间,氢气并未导入上述水分合成部。19.如申请专利范围第11项之半导体积体电路装置之制造方法,其中该湿式氧化性气体气氛系在水分合成后,以含氧气之气体稀释而形成。20.如申请专利范围第12项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。21.一种半导体积体电路装置之制造方法,其特征在于包含以下制程:(a)于水分合成部中,于第一温度下以触媒由氧与氢使水分合成的制程;(b)将所合成的上述水分保持气体状态移送到氧化处理部的制程;及(c)在上述氧化处理部,在含有移送而来之上述水分的湿式氧化性气体气氛下,藉由将晶圆之第一主面加热到较上述第一温度为高温之第二温度,将设于上述第一主面的矽部件热氧化处理的制程;于此,上述水分之合成,系在上述水分合成部中,令上述触媒与含氧气及氢气之气体作用时,对于上述水分合成部,以较氧气不先行导入氢气之下进行者。22.如申请专利范围第21项之半导体积体电路装置之制造方法,其中该热氧化处理系以单片式进行,该时之上述晶圆之加热,系以灯进行者。23.如申请专利范围第21项之半导体积体电路装置之制造方法,其中该热氧化处理系以垂直式整批形式进行。24.如申请专利范围第23项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。25.如申请专利范围第24项之半导体积体电路装置之制造方法,其中该第二温度系在800℃以上。26.如申请专利范围第21项之半导体积体电路装置之制造方法,其中该第一时间在5秒以内。27.如申请专利范围第21项之半导体积体电路装置之制造方法,其中该第一温度系在450℃以下。28.如申请专利范围第21项之半导体积体电路装置之制造方法,其中该第一时间之期间,氢气并未导入上述水分合成部。29.如申请专利范围第21项之半导体积体电路装置之制造方法,其中该湿式氧化性气体气氛系在水分合成后,以含氧气之气体稀释而形成。30.如申请专利范围第22项之半导体积体电路装置之制造方法,其中该水分合成时导入上述水分合成部之气体,不含氧气及氢气以外之气体。31.一种半导体积体电路装置之制造方法,其特征在于包含以下制程:(a)于第一温度下,于水分合成部中以触媒由氧与氢使水分合成的制程;(b)将所合成的前述水分保持气体状态移送到氧化处理部的制程;及(c)在前述氧化处理部,在含有移送而来之前述水分的湿式氧化性气体气氛下,藉由将晶圆第一主面加热到较前述第一温度为高之第二温度,对于设于前述第一主面上方的矽部件施以热氧化处理的制程;于此,前述水分之合成,系在前述水分合成部中,令前述触媒与含氧气及氢气之气体作用时,对于前述水分合成部,为了以对应于前述热氧化之氧氢组成开始导入氧氢气,只在第一时间的期间内,先行开始导入氧气者。32.如申请专利范围第31项之半导体积体电路装置之制造方法,其中前述热氧化处理系以单片式进行,该时之前述晶圆之加热,系以灯进行。33.如申请专利范围第31项之半导体积体电路装置之制造方法,其中该热氧化处理系以垂直式整批形式进行。34.如申请专利范围第33项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。35.如申请专利范围第34项之半导体积体电路装置之制造方法,其中前述第二温度系800℃以上。36.如申请专利范围第31项之半导体积体电路装置之制造方法,其中前述第一时间系5秒以内。37.如申请专利范围第31项之半导体积体电路装置之制造方法,其中前述第一温度系450℃以下。38.如申请专利范围第31项之半导体积体电路装置之制造方法,其中前述第一时间之期间,氢气并未导入前述水分合成部。39.如申请专利范围第31项之半导体积体电路装置之制造方法,其中前述湿式氧化性气体气氛系在水分合成后,以含氧气之气体稀释而形成。40.如申请专利范围第32项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。41.一种半导体积体电路装置之制造方法,其特征在于包含以下制程:(a)于第一温度下,于水分合成部中以触媒由氧与氢使水分合成的制程;(b)将所合成的前述水分保持气体状态移送到氧化处理部的制程;及(c)在前述氧化处理部,在含有移送而来之水分的湿式氧化性气体气氛下,藉由将晶圆第一主面加热到较前述第一温度为高温之第二温度,对设于前述第一主面上方的矽部件施以热氧化处理的制程;于此,前述水分之合成制程(a),包含以下之下位制程:(i)将氧气只在第一时间先行导入前述水分合成部之制程;及(ii)在前述制程(i)之后,藉由将氧气及氢气导入前述水分合成部而合成水分之制程者。42.如申请专利范围第41项之半导体积体电路装置之制造方法,其中前述热氧化处理系以单片式进行,该时之前述晶圆之加热,系以灯进行。43.如申请专利范围第41项之半导体积体电路装置之制造方法,其中该热氧化处理系以垂直式整批形式进行。44.如申请专利范围第43项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。45.如申请专利范围第44项之半导体积体电路装置之制造方法,其中前述第二温度系800℃以上。46.如申请专利范围第41项之半导体积体电路装置之制造方法,其中前述第一时间系5秒以内。47.如申请专利范围第41项之半导体积体电路装置之制造方法,其中前述第一温度系450℃以下。48.如申请专利范围第41项之半导体积体电路装置之制造方法,其中前述第一时间之期间,氢气并未导入前述水分合成部。49.如申请专利范围第41项之半导体积体电路装置之制造方法,其中前述湿式氧化性气体气氛系在水分合成后,以含氧气之气体稀释而形成。50.如申请专利范围第42项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。51.一种半导体积体电路装置之制造方法,其特征在于包含以下制程:(a)于第一温度下,于水分合成部中以触媒由氧与氢使水分合成的制程;(b)将所合成的前述水分保持气体状态移送到氧化处理部的制程;及(c)在前述氧化处理部,在含有移送而来之前述水分的湿式氧化性气体气氛下,藉由将晶圆之第一主面加热到较前述第一温度为高温之第二温度,对于设于前述第一主面上方的矽部件施以热氧化处理的制程;于此,前述水分之合成,系在前述水分合成部中,令前述触媒与含氧气及氢气之气体作用时,对于前述水分合成部,以较氧气不先行导入氢气之下进行者。52.如申请专利范围第51项之半导体积体电路装置之制造方法,其中前述热氧化处理系以单片式进行,该时之前述晶圆之加热,系以灯进行。53.如申请专利范围第51项之半导体积体电路装置之制造方法,其中该热氧化处理系以垂直式整批形式进行。54.如申请专利范围第53项之半导体积体电路装置之制造方法,其中更包含以下制程:(d)上述制程(c)之后,藉由对上述氧化处理部供给氮气,以自上述氧化处理部内排除上述湿式氧化性气体气氛。55.如申请专利范围第54项之半导体积体电路装置之制造方法,其中前述第二温度系800℃以上。56.如申请专利范围第51项之半导体积体电路装置之制造方法,其中前述第一时间系5秒以内。57.如申请专利范围第51项之半导体积体电路装置之制造方法,其中前述第一温度系450℃以下。58.如申请专利范围第51项之半导体积体电路装置之制造方法,其中前述第一时间之期间,氢气并未导入前述水分合成部。59.如申请专利范围第51项之半导体积体电路装置之制造方法,其中前述湿式氧化性气体气氛系在水分合成后,以含氧气之气体稀释而形成。60.如申请专利范围第52项之半导体积体电路装置之制造方法,其中前述水分合成时导入前述水分合成部之气体,不含氧气及氢气以外之气体。61.一种半导体积体电路装置之制造方法,其特征在于包含以下制程:(a)对水分合成部以长度互异的第一及第二时间供给氧与氢,藉以于第一温度下,于水分合成部中以触媒由氧与氢使水分合成的制程;(b)将所合成的上述水分保持气体状态移送到氧化处理部的制程;及(c)在前述氧化处理部,在含有移送而来之上述水分的气体气氛下,藉由将晶圆第一主面加热到较上述第一温度为高之第二温度,将设于上述第一主面的矽部件热氧化处理的制程。62.一种半导体积体电路装置之制造方法,其特征在于包含以下制程:(a)于第一温度下,于水分合成部中以触媒由氧与氢使水分合成的制程;(b)将所合成的上述水分保持气体状态移送到氧化处理部的制程;及(c)在前述氧化处理部,在含有移送而来之上述水分的气体气氛下,藉由将晶圆第一主面加热到较上述第一温度为高之第二温度,将设于上述第一主面的矽部件热氧化处理的制程;于此,上述水分之合成,系在上述水分合成部中,令上述触媒与含氧气及氢气之气体作用时,对于上述水分合成部,为以对应上述热氧化之氧氢组成开始导入氧氢气,在较早之第一时间的期间内,先行开始导入氧气与氢气中之一方之气体。图式简单说明:图1为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图2为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图3为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图4为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图5为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图6为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图7为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图8为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图9为用于形成闸氧化膜之单片式氧化膜形成装置的概略图。图10为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图11(a)为显示氧化膜形成室结构一例的概略平面图,(b)为沿着(a)之B-B'线的截面图。图12(a)为显示氧化膜形成室结构他例的概略平面图,(b)为沿着(a)之B-B'线的截面图。图13为显示连接于氧化膜形成室之室之触媒方式水分生成装置的概略图。图14为扩大显示图13之一部分的概略图。图15为显示形成闸氧化膜顺序一例的说明图。图16为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图17为显示水分浓度对于氧化膜成长速度之相关性的图表。图18为显示水分浓度对于MOS二极体之氧化膜初期耐压之相关性的图表。图19为显示使恒定电流流到MOS二极体之电极间时水分浓度对于电压变化量之相关性的图表。图20为显示闸氧化膜之晶圆面内之膜厚分布的说明图。图21为显示闸氧化膜成分明细的图表。图22为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图23为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图24为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图25为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图26为显示根据本发明实施形态1之半导体积体电路装置之制造方法的要部截面图。图27为显示根据本发明实施形态2之半导体积体电路装置之制造方法的要部截面图。图28为显示根据本发明实施形态2之半导体积体电路装置之制造方法的要部截面图。图29为显示根据本发明实施形态2之半导体积体电路装置之制造方法的要部截面图。图30为显示氧化膜形成室结构他例的截面图。图31为显示形成闸氧化膜顺序一例的说明图。图32为显示根据本发明实施形态2之半导体积体电路装置之制造方法的要部截面图。图33为显示根据本发明之氧化膜形成方法他例的概略图。图34为显示根据本发明之半导体积体电路装置之制造方法他例的要部截面图。 |
